模擬集成電路的設計范文

導語：如何才能寫好一篇模擬集成電路的設計，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

關鍵詞：IP技術 模擬集成電路 流程

中圖分類號：TP3 文獻標識碼：A 文章編號：1674-098X（2013）03（b）-00-02

1 模擬集成電路設計的意義

當前以信息技術為代表的高新技術突飛猛進。以信息產業發展水平為主要特征的綜合國力競爭日趨激烈，集成電路（IC，Integrated circuit）作為當今信息時代的核心技術產品，其在國民經濟建設、國防建設以及人類日常生活的重要性已經不言

而喻。

集成電路技術的發展經歷了若干發展階段。20世紀50年代末發展起來的屬小規模集成電路（SSI），集成度僅100個元件；60年展的是中規模集成電路（MSI），集成度為1000個元件；70年代又發展了大規模集成電路，集成度大于1000個元件；70年代末進一步發展了超大規模集成電路（LSI），集成度在105個元件；80年代更進一步發展了特大規模集成電路，集成度比VLSI又提高了一個數量級，達到106個元件以上。這些飛躍主要集中在數字領域。

（1）自然界信號的處理：自然界的產生的信號，至少在宏觀上是模擬量。高品質麥克風接收樂隊聲音時輸出電壓幅值從幾微伏變化到幾百微伏。視頻照相機中的光電池的電流低達每毫秒幾個電子。地震儀傳感器產生的輸出電壓的范圍從地球微小振動時的幾微伏到強烈地震時的幾百毫伏。由于所有這些信號都必須在數字領域進行多方面的處理，所以我們看到，每個這樣的系統都要包含一個模一數轉換器（AD，C）。

（2）數字通信：由于不同系統產生的二進制數據往往要傳輸很長的距離。一個高速的二進制數據流在通過一個很長的電纜后，信號會衰減和失真，為了改善通信質量，系統可以輸入多電平信號，而不是二進制信號。現代通信系統中廣泛采用多電平信號，這樣，在發射器中需要數一模轉換器（DAC）把組合的二進制數據轉換為多電平信號，而在接收器中需要使用模一數轉換器（ADC）以確定所傳輸的電平。

（3）磁盤驅動電子學計算機硬盤中的數據采用磁性原理以二進制形式存儲。然而，當數據被磁頭讀取并轉換為電信號時，為了進一步的處理，信號需要被放大、濾波和數字化。

（4）無線接收器：射頻接收器的天線接收到的信號，其幅度只有幾微伏，而中心頻率達到幾GHz。此外，信號伴隨很大的干擾，因此接收器在放大低電平信號時必須具有極小噪聲、工作在高頻并能抑制大的有害分量。這些都對模擬設計有很大的挑戰性。

（5）傳感器：機械的、電的和光學的傳感器在我們的生活中起著重要的作用。例如，視頻照相機裝有一個光敏二極管陣列，以將像點轉換為電流；超聲系統使用聲音傳感器產生一個與超聲波形幅度成一定比例的電壓。放大、濾波和A/D轉換在這些應用中都是基本的功能。

（6）微處理器和存儲器：大量模擬電路設計專家參與了現代的微處理器和存儲器的設計。許多涉及到大規模芯片內部或不同芯片之間的數據和時鐘的分布和時序的問題要求將高速信號作為模擬波形處理。而且芯片上信號間和電源間互連中的非理想性以及封裝寄生參數要求對模擬電路設計有一個完整的理解。半導體存儲器廣泛使用的高速/讀出放大器0也不可避免地要涉及到許多模擬技術。因此人們經常說高速數字電路設計實際上是模擬電路的

設計。

2 模擬集成電路設計流程概念

在集成電路工藝發展和市場需求的推動下，系統芯片SOC和IP技術越來越成為IC業界廣泛關注的焦點。隨著集成技術的不斷發展和集成度的迅速提高，集成電路芯片的設計工作越來越復雜，因而急需在設計方法和設計工具這兩方面有一個大的變革，這就是人們經常談論的設計革命。各種計算機輔助工具及設計方法學的誕生正是為了適應這樣的要求。

一方面，面市時間的壓力和新的工藝技術的發展允許更高的集成度，使得設計向更高的抽象層次發展，只有這樣才能解決設計復雜度越來越高的問題。數字集成電路的發展證明了這一點：它很快的從基于單元的設計發展到基于模塊、IP和IP復用的

設計。

另一方面，工藝尺寸的縮短使得設計向相反的方向發展：由于物理效應對電路的影響越來越大，這就要求在設計中考慮更低層次的細節問題。器件數目的增多、信號完整性、電子遷移和功耗分析等問題的出現使得設計日益復雜。

3 模擬集成電路設計流程

3.1 模擬集成電路設計系統環境

集成電路的設計由于必須通過計算機輔助完成整個過程，所以對軟件和硬件配置都有較高的要求。

（1）模擬集成電路設計EDA工具種類及其舉例

設計資料庫―Cadence Design Framework11

電路編輯軟件―Text editor/Schematic editor

電路模擬軟件―Spectre，HSPICE，Nanosim

版圖編輯軟件―Cadence virtuoso，Laker

物理驗證軟件―Diva，Dracula，Calibre，Hercules

（2）系統環境

工作站環境；Unix-Based作業系統；由于EDA軟件的運行和數據的保存需要穩定的計算機環境，所以集成電路的設計通常采用Unix-Based的作業系統，如圖1所示的工作站系統。現在的集成電路設計都是團隊協作完成的，甚至工程師們在不同的地點進行遠程協作設計。EDA軟件、工作站系統的資源合理配置和數據庫的有效管理將是集成電路設計得以完成的重要保障。

3.2 模擬集成電路設計流程概述

根據處理信號類型的不同，集成電路一般可以分為數字電路、模擬電路和數模混合集成電路，它們的設計方法和設計流程是不同的，在這部分和以后的章節中我們將著重講述模擬集成電路的設計方法和流程。模擬集成電路設計是一種創造性的過程，它通過電路來實現設計目標，與電路分析剛好相反。電路的分析是一個由電路作為起點去發現其特性的過程。電路的綜合或者設計則是從一套期望的性能參數開始去尋找一個令人滿意的電路，對于一個設計問題，解決方案可能不是唯一的，這樣就給予了設計者去創造的機會。

模擬集成電路設計包括若干個階段，設計模擬集成電路一般的過程。

（l）系統規格定義；（2）電路設計；（3）電路模擬；（4）版圖實現；（5）物理驗證；（6）參數提取后仿真；（7）可靠性分析；（8）芯片制造；（9）測試。

除了制造階段外，設計師應對其余各階段負責。設計流程從一個設計構思開始，明確設計要求和進行綜合設計。為了確認設計的正確性，設計師要應用模擬方法評估電路的性能。

這時可能要根據模擬結果對電路作進一步改進，反復進行綜合和模擬。一旦電路性能的模擬結果能滿足設計要求就進行另一個主要設計工作―電路的幾何描述（版圖設計）。版圖完成并經過物理驗證后需要將布局、布線形成的寄生效應考慮進去再次進行計算機模擬。如果模擬結果也滿足設計要求就可以進行制造了。

3.3 模擬集成電路設計流程分述

（1）系統規格定義

這個階段系統工程師把整個系統和其子系統看成是一個個只有輸入輸出關系的/黑盒子，不僅要對其中每一個進行功能定義，而且還要提出時序、功耗、面積、信噪比等性能參數的范圍要求。

（2）電路設計

根據設計要求，首先要選擇合適的工藝制程；然后合理的構架系統，例如并行的還是串行的，差分的還是單端的；依照架構來決定元件的組合，例如，電流鏡類型還是補償類型；根據交、直流參數決定晶體管工作偏置點和晶體管大小；依環境估計負載形態和負載值。由于模擬集成電路的復雜性和變化的多樣性，目前還沒有EDA廠商能夠提供完全解決模擬集成電路設計自動化的工具，此環節基本上通過手工計算來完成的。

（3）電路模擬

設計工程師必須確認設計是正確的，為此要基于晶體管模型，借助EDA工具進行電路性能的評估，分析。在這個階段要依據電路仿真結果來修改晶體管參數；依制程參數的變異來確定電路工作的區間和限制；驗證環境因素的變化對電路性能的影響；最后還要通過仿真結果指導下一步的版圖實現，例如，版圖對稱性要求，電源線的寬度。

（4）版圖實現

電路的設計及模擬決定電路的組成及相關參數，但并不能直接送往晶圓代工廠進行制作。設計工程師需提供集成電路的物理幾何描述稱為版圖。這個環節就是要把設計的電路轉換為圖形描述格式。模擬集成電路通常是以全定制方法進行手工的版圖設計。在設計過程中需要考慮設計規則、匹配性、噪聲、串擾、寄生效應、防門鎖等對電路性能和可制造性的影響。雖然現在出現了許多高級的全定制輔助設計方法，仍然無法保證手工設計對版圖布局和各種效應的考慮全面性。

（5）物理驗證

版圖的設計是否滿足晶圓代工廠的制造可靠性需求？從電路轉換到版圖是否引入了新的錯誤？物理驗證階段將通過設計規則檢查（DRC，Design Rule Cheek）和版圖網表與電路原理圖的比對（VLS，Layout Versus schematic）解決上述的兩類驗證問題。幾何規則檢查用于保證版圖在工藝上的可實現性。它以給定的設計規則為標準，對最小線寬、最小圖形間距、孔尺寸、柵和源漏區的最小交疊面積等工藝限制進行檢查。版圖網表與電路原理圖的比對用來保證版圖的設計與其電路設計的匹配。VLS工具從版圖中提取包含電氣連接屬性和尺寸大小的電路網表，然后與原理圖得到的網表進行比較，檢查兩者是否一致。

參考文獻

篇2

集成電路設計公司在招聘版圖設計員工時，除了對員工的個人素質和英語的應用能力等要求之外，大部分是考查專業應用的能力。一般都會對新員工做以下要求：熟悉半導體器件物理、CMOS或BiCMOS、BCD集成電路制造工藝；熟悉集成電路（數字、模擬）設計，了解電路原理，設計關鍵點；熟悉Foundry廠提供的工藝參數、設計規則；掌握主流版圖設計和版圖驗證相關EDA工具；完成手工版圖設計和工藝驗證[1，2]。另外，公司希望合格的版圖設計人員除了懂得IC設計、版圖設計方面的專業知識，還要熟悉Foundry廠的工作流程、制程原理等相關知識[3]。正因為其需要掌握的知識面廣，而國內學校開設這方面專業比較晚，IC版圖設計工程師的人才缺口更為巨大，所以擁有一定工作經驗的設計工程師，就成為各設計公司和獵頭公司爭相角逐的人才[4，5]。

二、針對企業要求的版圖設計教學規劃

1.數字版圖設計。數字集成電路版圖設計是由自動布局布線工具結合版圖驗證工具實現的。自動布局布線工具加載準備好的由verilog程序經過DC綜合后的網表文件與Foundry提供的數字邏輯標準單元版圖庫文件和I/O的庫文件，它包括物理庫、時序庫、時序約束文件。在數字版圖設計時，一是熟練使用自動布局布線工具如Encounter、Astro等，鑒于很少有學校開設這門課程，可以推薦學生自學或是參加專業培訓。二是數字邏輯標準單元版圖庫的設計，可以由Foundry廠提供，也可由公司自定制標準單元版圖庫，因此對于初學者而言設計好標準單元版圖使其符合行業規范至關重要。2.模擬版圖設計。在模擬集成電路設計中，無論是CMOS還是雙極型電路，主要目標并不是芯片的尺寸，而是優化電路的性能，匹配精度、速度和各種功能方面的問題。作為版圖設計者，更關心的是電路的性能，了解電壓和電流以及它們之間的相互關系，應當知道為什么差分對需要匹配，應當知道有關信號流、降低寄生參數、電流密度、器件方位、布線等需要考慮的問題。模擬版圖是在注重電路性能的基礎上去優化尺寸的，面積在某種程度上說仍然是一個問題，但不再是壓倒一切的問題。在模擬電路版圖設計中，性能比尺寸更重要。另外，模擬集成電路版圖設計師作為前端電路設計師的助手，經常需要與前端工程師交流，看是否需要版圖匹配、布線是否合理、導線是否有大電流流過等，這就要求版圖設計師不僅懂工藝而且能看懂模擬電路。3.逆向版圖設計。集成電路逆向設計其實就是芯片反向設計。它是通過對芯片內部電路的提取與分析、整理，實現對芯片技術原理、設計思路、工藝制造、結構機制等方面的深入洞悉。因此，對工藝了解的要求更高。反向設計流程包括電路提取、電路整理、分析仿真驗證、電路調整、版圖提取整理、版圖繪制驗證及后仿真等。設計公司對反向版圖設計的要求較高，版圖設計工作還涵蓋了電路提取與整理，這就要求版圖設計師不僅要深入了解工藝流程；而且還要熟悉模擬電路和數字標準單元電路工作原理。

三、教學實現

篇3

【關鍵詞】帶隙基準；曲率補償；高穩定性

1.引言

基準電路包括基準電壓源和基準電流源，在電路中提供電壓基準和電流基準，是模擬集成電路和混合集成電路中非常重要的模塊[1]。隨著集成電路規模的不斷增大，特別是芯片系統集成（SOC）技術[2]的提出，使基準電路被廣泛使用[3]的同時，也對其性能提出了更高的要求。

基準電壓源是指被用作電壓參考的高精確、高穩定度的電壓源，理想的基準電壓是一個與電源、溫度、負載變化無關的量[4]。基準電壓源是現代模擬電路極為重要的組成部分，它對高新模擬電子技術的應用與發展具有重要作用。在許多模擬電路中，如數模轉換器（DAC）、模數轉換器（ADC）、線性穩壓器和開關穩壓器中都需要高精度、高穩定度的電壓基準源。特別是在精密測量儀器儀表和現代數字通信系統中，經常把集成電壓基準源作為系統測量和校準的基準。鑒于此，國外許多模擬集成電路制造廠商相繼推出許多種類的高精度集成電壓基準產品。隨著電路系統結構的進一步復雜化，對模擬電路基本模塊提出了更高的精度和速度要求，這樣也就意味著系統對其中的基準電壓源模塊提出了更高的要求。

本論文在分析研究寬電壓源、高精度、低溫度系數集成電壓基準源的電路結構的基礎上，探索設計出一種輸出電壓為2.5V的最佳的電路結構，以實現電路寬電源電壓范圍（3V～36V）、低溫度漂移系數（≤10ppm/℃， -40℃～+85℃）、高精度的設計指標。

2.寬電源電壓集成電壓基準源設計

2.1 傳統的帶隙基準源[5][6]

基準電壓源經歷了電阻分壓式基準電壓源、PN結基準電壓源、擊穿二極管基準電壓源、自偏置電路電壓源的發展。以上各種基準電壓源中，電阻或有源器件直接分壓形成的基準不能獨立于電源，精度非常低。

1971年，Robert Widlar提出了一種帶隙參考電壓源技術。該技術可得到一種不依賴電源并幾乎與溫度無關的獨立基準，可在低電源電壓下工作，并與標準CMOS工藝兼容這些優點使其獲得了廣泛的研究和應用，也是本次設計采用的技術。圖1是帶隙基準電源的基本原理圖。

利用熱電壓VT的正溫度系數與雙極型晶體管的基極-發射極電壓VBE的負溫度系數相互補償，以減小溫度漂移。其中VBE的溫度系數在室溫時大約-2mV/℃；而熱電壓VT=KT/q，其溫度系數在室溫下大約為+0.085mV/℃。將電壓VT乘以常數K以后與電壓VBE相加，便可得到輸出電壓VREF為：

即理論值K≈23.26，它使得帶隙基準電壓的溫度系數值在理論上為零。由于VT與電源電壓無關，而VBE受電源電壓變化的影響很小，故VREF受電源電壓的影響也很小。

帶隙基準電壓源經歷了從Widlar帶隙基準電壓源、Brokaw帶隙基準電壓源、傳統典型的帶隙基準電壓源及基于PTAT（proportional to absolute temperature）的帶隙基準電壓源、CMOS帶隙電壓基準源電路的發展，能夠輸出比較精確的電壓，但其電源電壓高，其基準輸出范圍及各項性能有限，故要得到高精度低漂移的寬電源電壓集成電壓基準源，就必須對以上電路在結構上進行改進和提高。

2.2 寬電源電壓集成電壓基準源的設計

圖2所示為帶隙基準電壓源電路基本結構框圖，它主要由五部分組成[7]：

1）帶隙電壓內部環路—主要功能是產生帶隙電壓。

2）運算放大器—使帶隙電壓內部環路中兩個需要具有相同電壓的點穩定在相同的電壓。

3）輸出級—用來產生最終的帶隙基準參考電壓和電流。

4）啟動電路—主要功能是確保電路在上電的時候能夠進入正常的工作狀態。

5）偏置電路—為運算放大器的工作提供偏置電流。

本文所涉電路采用6μm標準雙極型工藝實現，實現了一種基于曲率補償，具有高穩定性的帶隙基準電路。本文在分析比較各種基準電壓源性能的前提下，最終選擇了以基于PTAT（與絕對溫度成正比）改進的帶隙基準源電路作為設計的基礎，并對其原理進行了詳細的分析。為了進一步提高基準電壓源的性能，在深入研究溫度和電源電壓的變化對帶隙基準電路穩定性影響的基礎上，指出基極一發射極電壓與溫度的非線性關系是造成基準不穩定的主要原因，針對這種情況，采用了環路補償方法來進行高階溫度補償：利用環路補償電流（INL）的非線性特性去補償基射結電壓（VBE）的非線性。并且將補償電流（INL）和與絕對溫度成正比的電流（IPTAT）直接相加實現了很好的補償。不僅結構簡單還獲得了較好的溫度系數。另外，對所采用的運算放大器、啟動電路和溫度保護電路也進行了研究，并設計了優化合理的電路結構。分塊對帶隙基準核心電路、曲率補償電路、運算放大器電路、偏置電路、啟動電路進行設計并仿真。所設計的整體電路圖如圖3所示。

其中（a）為帶隙基準核心電路，（b）為運算放大器電路，（c）為曲率補償電路，（d）為偏置電路，（e）為啟動電路，（f）為輸出級。

3.仿真結果及分析

在Cadence設計平臺下的Spectre仿真器中基于6μm標準雙極型工藝模型對電路進行了仿真。得到電路的直流電壓特性曲線、溫度特性曲線、電源電壓抑制比曲線、負載調整率曲線、噪聲特性曲線、啟動時間曲線，如同4所示。

4.結論

本文通過對帶隙基準電壓源深入的理論研究，完成了全雙極性帶隙基準電壓源的設計，該基準電壓源基于雙極型工藝，通過Spectre驗證，溫度系數僅為6ppm/℃，并具有78?V/V的電源電壓調整率以及高達78dB的交流PSRR，高精度，低噪聲和驅動能力強等特性。其中各項設計指標完全達到預期要求，具有一定的優點和實用價值。

參考文獻

[1]孟波，鄒雪城，孟超.一種高性能CMOS基準電壓源電路設計[J].微電子學與計算機，2003（8）：161-162.

[2]孫順根，吳曉波，王旃等.一種高精度CMOS能隙基準電壓源[J].微電子學，2003，33（2）：157-159.

[3]彭增發，黃晟，毛友德等.一種新型的高噪聲抑制比及高溫度穩定性的基準電壓產生器[J].微電子技術，2003，33 （3）：51-55.

[4]P.E.Allen，D.R.Holberg.CMOS Analog Circuits Design[M].（2nd）.NewYork，USA：Oxford University Press：2002.

[5]Philip E.Alen Douglas R.Holberg.CMOS Analog Circuit Design[M].Publishing House of Electronics In dustry，2005.

篇4

【關鍵詞】微電子專業實驗 教學改革

【中圖分類號】G424 【文獻標識碼】A 【文章編號】1006-5962（2013）02（a）-0019-01

引言：

微電子學是一門發展極為迅速的學科，高集成度、低功耗、高性能、高可靠性是微電子學發展的方向。現代社會是一個信息社會，信息技術發展的方向是多智能化、網絡化和個體化。要求系統獲取和存儲海量的多媒體信息、以極高速度精確可靠的處理和傳輸這些信息并及時地把有用信息顯示出來或用于控制。所有這些都只能依賴于微電子技術的支撐才能成為現實。超高容量、超小型、超高速、超高頻、超低功耗是信息技術無止境追求的目標，是微電子技術迅速發展的動力。

目前我國的微電子行業領域正以日新月異的速度高速向前發展，但是微電子專業學生往往理論強于實踐，成為制約我國微電子行業發展的最大障礙。為了培養出合格的微電子專業畢業生，在微電子教學過程中必須理論和實踐并重。

我們在結合我校多年微電子專業實驗教學的實踐工作以及目前微電子行業的現狀和前景，提出了在本科階段微電子專業實驗改革實驗內容――抓好兩大平臺建設；革新實驗課程教學體系的新思路――因人而宜，因材施教，學生為主，教師為輔。

微電子專業實驗改革實驗內容：

在實驗改革中主要分成兩大主要平臺：集成電路設計平臺和集成電路測試平臺。

集成電路設計平臺：

實驗室是開展研究性教學、培養和提高學生創新能力的重要陣地。微電子實驗所涉及的一些必要的實驗裝備往往價格不菲，而一些綜合性、設計性、研究探索性實驗以及課程綜合設計所需要的系統級先進設備和測試儀表更是價格驚人，在本科教學實驗室中根本無法配置。為了解決這一矛盾，我們在實驗室建設中引進先進的EDA軟件，包括ECAD和TCAD軟件構建集成電路設計模塊。在這個模塊中學生可以完成（1）數字IC和模擬IC的設計：進行數字集成電路、模擬集成電路和片上系統SoC的設計實驗；（2）可以完成版圖設計：進行數字集成電路版圖設計、模擬集成電路版圖設計；（3）還可以完成器件和工藝設計：進行微電子器件、納電子器件和光電子器件的結構設計、性能仿真、工藝設計、參數優化和虛擬制造的實驗。利用這些軟件學生不僅可以完成一些過去因條件限制根本無法完成的綜合性、設計性實驗和課程設計，更主要的是學生在開展科技創新訓練和復雜程度高的系統級畢業設計中，可以首先利用這些軟件平臺進行設計、仿真分析、反復修改，在獲得正確設計和初步結果后再利用實驗設備和測試儀器進行實驗驗證。這樣做不僅減少了研究工作和實驗工作的盲目性，而且降低了運行成本和設備維修率，提高了設備利用率。

集成電路測試平臺：

該平臺是針對微電子技術本科專業中關于半導體器件物理、固體電子導論、微電子器件設計、半導體基礎實驗、集成電路測試等課程的教學要求，完成以下幾個模塊設計實驗：（1）半導體材料測試模塊。通過四探針測試儀（包括電腦、軟件）、導電類型鑒別儀、半導體霍爾效應測試儀和少子壽命測試儀可進行半導體材料（硅片）的導電類型、電阻率、電導率和少子壽命測試等實驗和研究。（2）半導體器件測試模塊。通過晶體管特性測試測試儀、數字萬用表、半導體特性分析儀和CV特性測試儀可進行二極管、NPN、PNP、MIS和MOS晶體管的特性測試和參數提取的實驗和研究。（3）IC在晶圓測試模塊。通過STl03A手動探針臺、數字示波器和邏輯分析儀可進行集成電路和半導體器件性能的在晶圓測試的實驗和研究。（4）版圖分析與電路提取模塊，利用大平臺顯微鏡、計算機和數字攝像頭可進行集成電路的版圖分析、圖形測量和電路提取實驗和研究。

微電子專業實驗課程新教學體系：

為了培養高素質的、有創新能力的、符合新時代要求的學生，我們制定了新的微電子教學實驗大綱。新大綱具有以下特點：（一）內容覆蓋范圍廣，包括大部分微電子專業課程內容：半導體器件物理、固體物理、集成電路版圖和工藝設計、集成電路CAD和微電子器件等等；（二）對實驗者水平要求更高，編排結構更合理。大部分實驗包含基本驗證性和綜合分析性，要求學生掌握扎實的基本知識，突出對學生能力培養和素質教育；（三）大綱規定了必做實驗和選做實驗兩種類型實驗，必做類型要求所有學生都要完成，而選做實驗主要是針對部分學生開設的能力提高型實驗，做到“因人而宜，因材施教”。

與此同時，根據大綱的修訂，我們對《微電子專業實驗》講義進行了重新編排，以了解新知識，掌握新技能，培養新能力為重點。通過大綱和講義的修訂和編排都為微電子專業實驗的教學改革奠定了基礎。

篇5

由電池供電的便攜式產品制造商也面臨著日益增大的壓力，他們要將更多功能塞進外形尺寸已經受限的產品中，同時還要獲得更長的電池工作時間。例如，大多數便攜式媒體播放器(PMP)都有視頻和MP3播放功能。因此，內部電子電路需要多種具有不同功率級的低壓輸出軌。很明顯，導致這一結果的主要原因是，大多數大規模數字集成電路的工作電壓是1.2V或更低，而同時存儲器和I/O電壓需求可能在2.2～3.3V之間。這樣，直接對鋰離子電池使用多個單POL DC/DC轉換器越來越不實用了，因此系統設計師正在采用更加集成化的方法。

與傳統線性穩壓器相比，同步降壓型轉換器在電池工作時間上有極大改進，因為它提高了轉換效率。這類轉換器一般具有95％的轉換效率，而且幾乎無須任何散熱措施。然而，這種高效率是以占用更多電路板空間為代價的，因為每個通道都要增加一個電感器，因此保持最小總體解決方案占板面積極其重要。通過將多個通道整合到一個同步降壓型解決方案中，這些通道就可以全部用一個輸入電容器工作，從而可保持解決方案占板面積最小。

為什么需要綠色電源

最近，“綠色環保”概念廣為流行，在新聞媒體中有大量報道。結果，大多數工業化國家普遍接受了需要節約能源這一觀點。這是因為，隨著這些國家人口的增加，他們對能源的需求也增加了，他們需要給新房子的加熱/冷卻系統、照明和家用電器供電。不僅建立新的發電設施耗費大量金錢，電能產生后向用戶供電的成本也很高。據觀察，與建立新的發電設施相比，將大多數家用電器的電流能耗降低15％～20％是更經濟的做法。

由于建立新的發電設施成本很高，因此很多國家已經采用了所謂的“綠色政策”，以此鼓勵制造商在最終產品中納入節能技術。在這種政策激勵下，很多電源管理產品供應商在提高產品電源轉換效率和降低產品在備用模式時的功耗方面取得了很大進步。

就用于節能型DC/DC轉換器的電源管理集成電路而言，必須具有兩個主要特點。首先，必須在寬負載電流范圍內具有非常高的轉換效率。其次，在備用和停機模式時必須有低靜態電流。

就很多嵌入式系統而言，在電壓日益降低的情況下不斷提高電流這種需求，繼續推動著電源系統的發展。在這一領域取得的很多進步都可以追溯到電源轉換技術領域取得的成果，尤其是電源集成電路和電源半導體的改進。總的來說，這些組件允許以對電源轉換效率影響最小的方式提高開關頻率，為提高電源性能做出了貢獻。能夠做到提高開關頻率并對效率影響最小，靠的是降低開關和接通狀態損耗以及容許高效率地去除熱量。不過，向較低輸出電壓遷移給這些因素帶來了更大的壓力，這又導致了極大的設計難題。

多相工作被認為是用于轉換拓撲的一般性術語，在這些拓撲中，用兩個或更多轉換器處理單個輸入，轉換器相互同步，但以不同的鎖定相位工作。這種方法減小了輸入紋波電流、輸出紋波電壓和總的RFI特征，同時在輸出電壓完全穩定的情況下允許單個大電流輸出或多個較低電流輸出。就用一個單片器件提高輸出電流能力而言，它還允許使用較小的外部組件，因為多個較小的MOSFET可以非常容易地“在芯片上”制造出來。

盡管降壓型轉換器應用更加普遍，但是多相拓撲可以配置成降壓、升壓甚至是正激式。今天，從12V輸入至1.xV輸出的轉換效率高達95％是尋常之事。此外，通過運用一種脈沖跳躍、脈寬調制(PWM)技術，還可以輕松地在橫跨多個數量級的負載電流范圍內實現高效運作。這還有一個附帶的好處，即向負載提供小電流時能夠獲得低靜態電流。通常情況下靜態電流在幾十μA范圍內。

用于嵌入式系統的方案與用于電池供電的手持式設備的方案沒有太大不同，可能的例外是，很多便攜式應用對組件高度有嚴格限制。這可能成為電源轉換器的難題，因為電感器和濾波電容器通常屬于最高的組件。然而，多相架構非常適用于這類應用，組件高度甚至降低到僅為1.5mm。

不同模擬集成電路供應商提供的很多單片多相轉換器與可比較的單相轉換器相比，尺寸會更小，高度更低，能以更高效率和更低輸出紋波提供超過10W的輸出功率。

例如，考慮單片、同步、高開關頻率(每相高達2MHz)、四相電源集成電路架構。這類產品的一個例子是LTC3425，如圖1所示。它允許使用多個體積小、成本低的電感器，而不是單個又大、又笨重的電感器，而且與同類單相電路相比，需要少得多的輸出濾波器電容，因為有效的輸出紋波頻率高達8MHz。此外，所需的全部功率MOSFET都在芯片內。這非常適用于需要使用扁平組件以及空間受限的電路板和便攜式設備。

另外，用多相方法設計轉換器與設計傳統單相轉換器沒有不同。所有電源開關都在內部，因此四相工作是透明的。所有四相的限流值和開關頻率都可以非常容易地用單個電阻編程，就像在單相設計中一樣。類似地，輸出電壓設置和環路補償與其他熟悉的DC/DC轉換器設計也沒有不同。

這種類型POL轉換器的同步四相架構在寬負載范圍內實現了高效率，同時允許使用扁平的組件。最后，由于輸出紋波電流以4：1的比例降低，因此用小尺寸和較低成本的陶瓷電容器就可實現非常低的輸出電壓紋波。

篇6

Mc34726／27器件采用了飛思卡爾的SMARTMOS技術。在那些將鋰離子或鋰聚合物電池作為電源的移動應用中，該技術能提高它們在低負荷時的效率，并延長備用時間。

當標準降壓整流器的輸出負荷低時，大部分能量損耗變成開關損耗。由于在低輸出活動(如蜂窩電話備用)中使用了飛思卡爾重力模式架構，MC34726／27降壓穩壓器能平滑過渡到脈沖跳頻模式，通過降低開關頻率提高功率和延長電池壽命。重力模式架構通常用來改進低負荷電流期間出現的波紋性能，同時維持低靜態電流。

憑借2mm×2mm×0.65mm的超小體積封裝和高操作頻率，MC34726／27幾乎不需要板卡，實現真正的小體積設計。這些器件專用于對板卡空間有嚴格要求的應用和使用單節鋰離子電池的應用，如手機、PMP和MP3播放器。

獨特的SMARTMOS技術

事實上，MG34726／27系列產品是使用飛思卡爾SMARTMOS技術開發的，這種高度集成的特點可減少對外部元件的需要，同時在空間有限的應用中減少需要的元件總數。所謂的SMARTMOS是飛思卡爾智能電源技術的名稱，它是混合信號模擬集成電路的骨干。SMARTMOS技術產品充當了領先微處理器的潔凈目，精密的數字環境與不很精細的外部世界之間的接口。它們是無線設備、汽車電子和計算機設備不可或缺的一部分。在手機中，SMARTMOS產品調節功耗、擴大音頻信號并且，為彩屏提供電源。在噴墨式打印機中，它們驅動電機并使噴嘴供墨。在汽車中，它們幫助控制引擎和制動系統、安全氣囊的部署和座椅定位。

飛思卡爾的SMARTMOS技術可以將高密集度、高速邏輯和精密模擬、高電壓高電流的電源電路集成在一個芯片上。這種“智能集成”可以幫助開發出高度靈活的模擬產品，降低成本，減少設備空間和系統設計復雜性。飛思卡爾擁有業內最廣泛的8位微控制器系列產品，該產品與電源管理集成電路一起形成封裝級的解決方案和單一芯片專用半導體產品(ASSP)。

MC34726／27的特性

?前饋電壓模式控制架構

?300mA或600mA負荷電流

?全負荷時0.7％的波紋，低負荷時1％的波紋(重力模式架構)

?重力模式靜態電流為55μA

?工廠預設輸出電壓范圍：0.8V～3.3V

?單輸入電壓軌：2.7V～5.5V

篇7

1977年恢復高考，我興致勃勃地報考無線電專業，而且數學得了99分，我非常高興！結果是腿有殘疾，體檢不合格，希望破滅了。詩人李白說：“天生我材必有用”，我手不殘，心不殘，是可以為祖國作出貢獻的；不能上大學，就自學，只要刻苦努力，注意改進學習方法，同樣可以達到大學水平。

自學無線電困難是很多的，除一般自學者常見的困難之外，最大的困難是缺乏實驗設備。因為不能做實驗，對理論的理解也就很難深入。我的工作是搞儀表維修，我就有意識地把我的工作崗位當作我自學的實驗室，把自學中學到的知識運用到工作中來。

一天快下班的時候，車間的同志送來一臺出了故障的偏差電橋，希望盡快修好。我檢查了一下，是其中的除法器電路工作不正常。這種電路，我在自學《模擬集成電路應用》和《模擬電子技術基礎》等書中讀到過，可是由于條件所限，當時沒有做實驗，現在工作給我出了這個課題，我立即翻出以前的學習筆記，對照儀表的說明書和圖紙檢修起來。下班的鈴聲響過了，工廠的院子里靜悄悄的，我卻不想回家。我仔細地檢查這部分電路中的每一個元器件，換下出故障的晶體管，利用手頭的儀器、儀表測試電路的各種參數，做好記錄，然后計算出電路實測得的傳輸函數、動態范圍、溫度補償性能等數據，與教材中定量分析得到的理論值進行比較，并試驗了這種電路的調試手續和計量方法。這臺電橋終于修復了，我對這種除法器也不是陌生的了。沒有自學的知識我修不好這臺儀器；不修這臺儀器，我學到的知識也是不鞏固、不完整的。

高等院校理工科安排的實習和畢業設計是為了考核學生對專業知識的掌握程度，培養學生解決實際工作問題的能力。這種實是在工廠或科研單位進行的。長期在工廠做實際工作的自學者，工作便是最好的實習機會，應當充分加以利用。

篇8

關鍵詞：集成電路，移相電路元件參數發生變化，扭環形計數器，專用可控硅移相KJ004集成電路，單一移電路，快速同步壓控振蕩器

 

1.關于新型專用移相器件和觸發器件的研發

即使目前有些科研單位及廠家研制出專用移相集成電路，使得三相橋式觸發電路更簡單，可靠性高大為提高。

如20多年前，西安交通大學自動化教研室曾經使用過的KJ系列專用觸發集成電路是陜西航空部一間分公司在出品的，由KJ系列專用觸發移相集成電路和六路雙脈沖形成電路組成的三相橋式觸發電路，使原來由普通公立元件組成的六塊觸發電路板比較來說已顯得簡單很多了，這種電路在脈沖輸出端加功率擴展可以觸發較大功率的可控硅。

這種由KJ004及KJ041組成的觸發電路仍需要三塊KJ004移相集成電路和三套電壓過零采樣變壓器及其相關電路組成，這樣必需存在三套電壓過零采樣變壓器及其相關電路和三套移相電路。移相電路均由RC元件組成，每個移相電路由一個電阻和一個電容器組成RC時間常數電路，存在三個移相電路，即起碼有六個RC元件及三塊KJ004移相集成塊，這樣難免由六個RC元件參數變化及多塊集成電路參數不一致性而引起三個移相電路存在不同的相位的差異，也同樣會造成三相電壓波頭不平；采用三套電壓過零采樣變壓器及其相關電路組成，其中一套電壓過零采樣變壓器及其相關電路出故障，造成更大的輸出電壓波頭不平，出現上面已講過的故障原因。

2.國內企業應用經驗

在20年前，己有行家想到這一問題，為了避免采用三套電壓過零采樣變壓器及其相關電路和三套移相電路，曾經使用KC05組成的單一套電壓過零采樣變壓器及其相關電路和單一移相電路。

例如以A相作為電壓過零采樣基準，KC05便得到+A、－A兩脈沖，采用以A相作為同步電壓作基準，通過延時電路得到其他兩相的脈沖，根據相序關系，－C滯后+A 60度，+B滯后+A 120度，+C滯后－A 60度，－B滯后－A120度，則60度相當于3.33ms，而120度相當于6.67ms，通過延時3.33ms及6.67ms得到B相和C相的脈沖，作為移相觸發電路，可見此辦法可行，但是要存在四套延時電路，這四套延時電路偏偏與B相和C相的移相有關，由于延時元件參數存在物理的差異及使用時間長了所產生的變值，也同樣會造成三相電壓波頭不平，又可見沒有真正解決存在問題。

3.本文采用單電壓過零采樣及單個移相電路的構思與實現

本文主要介紹如何實現及克服前面所述各種電路結構存在的問題，這里一舉改變傳統的做法，將前面陳述過的使用三組移相電路組成的三相橋式SCR觸發電路的傳統模式去掉，試圖只采用A相作為單電壓過零采樣作基準、一塊專用的可控硅移相KJ004集成電路、一塊KJ041六路雙脈沖電路及模擬集成電路和數字集成電路組成的三相橋式的一種新型的可控硅觸發電路。

3.1電路組成見圖1。

圖1

電路結構將由一塊而不再是三塊KJ004移相集成電路和一塊KJ041六路雙脈沖集成電路及四塊數字邏輯電路的CD4013雙D觸發器、二塊CD4023三輸入三與非門邏輯電路、一塊帶緩沖器的六反相CD4069集成電路、一塊CD4070二輸四異或門電路、一塊雙運放LM741線性集成電路、一塊CD4029可預置十進制/十六進制可逆計算器和由九個線性電阻所組成的D/A轉換電路由一塊CD4029可預置十進制/十六進制可逆計算器和線性電阻所組成的D/A轉換電路及一塊VCO壓控振蕩等組成新的三相橋式SCR觸發電路，這種電路幾乎全數字化。各集成電路的詳細的工作原理在這里不作介紹。

3.2這種電路的特點及優點

（1）本電路特點是只用單個電壓過零采樣變壓器及其相關元件，并以A相電壓過零采樣作為基準，B相和C相脈沖通過邏輯電路分配而獲得，在電路原理說明中再表述。避免了傳統的采用三個電壓過零采樣變壓器及其相關元件所組成的電壓過零采樣電路，傳統的采用三個電壓過零采樣變壓器及其相關元件中一個電壓過零采樣變壓器及其相關元件的參數差異和變化所造成輸出電壓波頭不平的缺點。

（2）本電路又一特點是用一塊專用的可控硅移相KJ004集成電路，與由三塊KJ004組成的移相電路相比，電路顯待簡單得多及可靠得多，并解決了傳統、典型的三相橋式觸發電路由六個RC元件參數變化及多塊集成電路參數不一致性而引起三個移相電路存在不同的相位的差異所造成三相電壓波頭不平；移相電路只采用一塊而不再是三塊移相集成電路，故影響相位變化的元件只有兩個RC元件及只有一塊移相集成的變化，當它們發生參數變時，則三相電壓波頭都同時變化，不會出現波頭不平的現象。

（3）用數字集成電路、模擬集成電路等組成A相、B相和C相的可控硅元件的觸發脈沖，A相、B相、C相脈沖通過邏輯電路分配而獲得，也是這一電路特點之一，其原理在電路原理說明中再表述。

（4）本電路再一特點是用一塊KJ041六路雙脈沖電路，這種電路做在一塊電路板上，由于使用的是集成電路，分立元件少，外接線口十分少，故事故發生率也少，特別與分立元件所組成的觸發電路比較來說，電路顯得更簡單可靠。

由于這里使用的集成電路都是采用插座式連接，更換集成電路很方便，如果集成電路發生故障更換很容易（比較分立元件來說），如果分立元件發生故障，只要將IC全部拔出，那么電路板所集成的分立元件很少，很容易查找問題，一般的電氣技工也很容易處理故障等。論文大全。

（5）做多幾塊整體電路，當故障出現時，整塊更換，能使故障停臺時間為零。

3.3這種新型的可控硅觸發電路的組成及工作原理

（1）只用單個電壓過零采樣變壓器與移相集成電路KJ004內部部分電路組成電壓過零采樣電路，并以A相作為電壓過零采樣基準。

（2）同步電路與普通的觸發電路相同。

（3）移相電路由專用移相集成電路KJ004組成，KJ004是國內生產的，移相相位起點取決于移相輸入電壓，實際上是一個壓控移相電路。脈沖輸出由輸出端輸出正、負兩路方波：輸出口OUT1及OUT2，即得到+A、－A兩脈沖，但+A、－A兩脈沖并不直接控制+A、－A兩個可控硅，而是只將+A取出作為KJ041六路雙脈沖電路的基準時鐘，送到緊接連的內同步電路。

（4）這里設置了一個內同步電路，電路組成見2，其原理簡介如下。

圖2

該電路的主要作用是使高穩定度的壓控振蕩器的振蕩頻率通過扭環形計數器后取出六分之一即A1的作頻率及相位反饋，并與外部基準頻率Fref作精確地同步。

壓控振蕩器的振蕩頻率CP=3*A1=3x100=300Hz/s，A1=Fref。

電路由可預置可逆計數器CD4029、雙D觸發器CD4013、四異或門CD4070和運算放大器LM741等組成為快速同步壓控振蕩器。其中IC1：CD4013將外部基準頻率Fref進行4分頻，產生相位差為90度的二個信號分別送入IC3：CD4070的門1和門2，IC2：CD4013也將壓控振蕩器輸出的頻率Fout進行4分頻后送入IC3：CD4070的門1和門2，門1和門2兩個輸出端輸出信號之間的相位關系取決于壓控振蕩器的頻率高于還是低于外部基準頻率Fref，而頻率取決于壓控振蕩器的頻率與基準頻率之差。

IC4、IC5：LM741組成施密特觸發器為IC6：CD4029提供時鐘CP及控制信號V/D。如果壓控振蕩器的頻率低于外部基準頻率，則IC4輸出高電平“1” 狀態，IC6按照與頻率差成正比的速率進行加計數，蟲IC6和2R-R梯形電阻網絡組成的數/模轉換器把增加的電壓供給壓控振蕩器，從而提高振蕩器的頻率。如果壓控振蕩器的頻率高于外部基準頻率時其作用恰好相反。論文大全。

該D/A轉換電路將由九個電阻及CD4029可預置十進制/十六進制可逆計算器四位輸出端組成，由電阻組成的D/A轉換電路價格較便宜，即簡單的數模轉換。該電路可用DAC0808，8位數/模電路代替。進行D/A轉換后控制壓控振蕩器（VCO），由VCO發出脈沖，送給扭環形計數器構成的順序脈沖發生器。論文大全。壓控振蕩器（VCO）的振蕩頻率fout=3fin=3x100=300Hz/s。

（5）扭環形計數器構成的順序脈沖發生器。

由3個D觸發器（實際上由兩塊二D觸發器的CD4013集成電路）和兩塊三入三與非門的CD4023集成電路及一塊帶緩沖器的六反相器CD4049集成電路所組成；采用扭環形計數器構成的順序脈沖發生器是不存在數字脈沖竟爭冒險現象。

電路采用了上升沿觸發，觸發信號是由VCO發出的脈沖串作扭環形計數器的時鐘，由于交流電每一個周期采樣有兩次過零，50個周期共有100次過零采樣脈沖，即fin=100Hz/s，所以fout=3fin，fin是已經實施了相位移動的+A相的觸發脈沖，并以此作為內快速同步器的基準時鐘。

使得VCO每兩次同步后就發出六個時鐘信號去控制扭環形計數器，使扭環形計數器所發出的六路脈沖間隔相等而發生時間不同的脈沖信號，再送到KJ041C 實行雙脈沖發生，以觸發六個可控硅。

該電路每次發出六個脈沖信號，且每次從A1取出一個脈沖送回內同步電路作比較，所以該電路的脈沖次數每次都相等并以后保證相位同步。

整個電路還未畫出是六個脈沖信號與六個可控硅的直流電路隔離部份，直流電路隔離可用光電方式隔離或用脈沖變壓器方式電感隔離，該電路還可以擴展使用。

4.結論

1）此電路是基于各種技術知識綜合而設計而成的。如模擬電子技術、數字電路技術、可控硅技術、集成電路開發應用等知識所組成。本電路是否完善，請專家們批評指出。本人利用業余時間及用自己出資購買的元件對本電路做了實驗。

2)可控硅觸發電路還有電路組成更簡單的，就是采用單片微機即單片機IC組成。采用單片微機組成的可控硅觸發電路可謂簡單可靠而且成本低廉，但必須遍寫控制程序，其程序也十分簡單，但必須依賴計算機程序員，一般技工無法完成，這是使用單片機的缺點。

3)不采用專用移相IC及雙脈沖IC，用普通數字IC及運算放大器和定時器等也可以組成與用專用移相IC及雙脈沖IC組成的可控硅觸發電路有相同的效果。

【參考資料】

[1] 閻石主編.數字電子技術基礎第五版,清化大學電子教研室編,2006.

[2] 童詩白主編.模擬電子技術基礎第二版.清華大學教研組編,2006.

[3] 童詩白，徐振英編.現代電子學及應用.高等教育出版社，1994.

[4] 龍忠琪,賈立新.數字集成電路教程.科學出版社，2003.

篇9

關鍵詞： 《射頻集成電路設計》課程 教學改革 理論教學 實驗教學

當前無線通信、全球定位及雷達等行業的爆炸性增長推動射頻（RF）電路設計領域再次興起，對射頻集成電路設計工程師的需求巨大。不少高校已將《射頻集成電路設計》課程作為電子信息類學生的專業必修課。射頻集成電路設計與低頻模擬集成電路設計及分立射頻電路設計是完全不同的工作。本課程涉及多方面的基礎知識、信息量大、實踐性強，因此搞好射頻集成電路的教學工作對提高教學質量、培養學生的實踐能力和創新意識、提高就業競爭力等方面均具有重要意義［1］。

一、理論教學方面

1.兼顧基礎性與工程性確定授課內容。

目前，“射頻集成電路設計”課程有大量的國內外優秀教材可選，如Thomas H. Lee著的“The design of CMOS radio frequency integrated circuits”，Reinhold Ludwig及Pavel Bretchko著的“RF circuit design：Theory and applications”，W. Alan Davis及Krishna K. Agarwal著的“Radio frequency circuit design”，等等。不同的教材針對的讀者各不相同，有的針對具有堅實理論基礎的研究生，有的針對工程技術人員。針對本科生的教學，前期應講授基本理論知識，使學生快速進入射頻領域，接著轉向更實用的射頻集成電路設計，避開冗長的數學推導。講授內容包括傳輸線分析、Smith圓圖、多端口網絡、濾波器設計、放大器設計及振蕩器、混頻器設計等。

建立并完善彈性教學制度。在教學目標不變的情況下，教學計劃根據實際情況進行適當調整，從提高就業競爭力的角度使學生得到專業化訓練，綜合培養職業技能與職業意識。

2.利用生動形象的課件輔助教學。

多媒體課件是提高課堂教學質量的重要手段。制作課程的電子課件，反映教師的授課思想，體現授課內容精華，使學生提綱挈領地掌握知識要點。課件中穿插圖片、動畫、視頻等媒體素材［2］，力求生動形象，使學生印象深刻。課件與板書相互補充，取長補短，避免枯燥的課堂講解，很好地完成教學目標。在多媒體課件的教學過程中，不斷積累經驗，注重與同類課件之間的交流，取其所長，不斷完善。教師應不斷提高自身的專業素養及創新能力，使多媒體課件真正發揮集中性和交互性的作用，活躍課堂氣氛，培養學生的學習興趣，激發學生的感官效能，加快知識點的接收、理解和記憶，促進學生自主學習，提高教學效率。

3.以教師為主導和以學生為主體相結合。

教學過程中，教師起主導作用。教師不僅要有豐富扎實的理論知識和實踐操作能力，而且要有豐富的教學、科研經驗。要利用教學、科研、產業化相結合的新型模式，將科研優勢轉化為教學優勢，用科研、產業的成果豐富和完善射頻集成電路的理論與實踐教學。要通過課程項目研究開發、項目教學與成果轉化，做到與行業接軌。在課程項目化過程中要與企業建立密切的聯系，在課程內容和實踐教學體系的設置上不斷調整，力求帶給學生最新的知識與技能，保證讓學生學有所用［3］。應追蹤國內外專業動向，對近幾年射頻集成電路領域所取得的成果和有待深入研究的問題進行介紹，保證課程內容的時效性與先進性，讓學生了解射頻集成電路行業的現狀及發展趨勢，激發學生的學習興趣，取得較好的教學效果。

高質量的課堂教學不僅與教師的專業知識、教學能力有關，學生的專業背景、學習能力和學習態度對課堂教學的有效性也有一定的影響。教師在授課過程中要活躍課堂教學氣氛，循序漸進地引導學生進行思考，培養其自主學習能力、表達交流能力，營造快樂學習的氛圍。

二、實驗教學方面

1.從基礎性、全面性、工程性三個方面完善實驗內容。

射頻集成電路的問題較多地表現在電路匹配、靈敏度、器件參數一致性等問題，解決這些問題需要有強大的工具支持。ADS（Advanced Design System，先進設計系統）是一種功能強大的射頻電路設計工具［4］。實驗內容的設置包括基礎部分和工程部分，并兼顧全面性的要求。基礎部分包括DC仿真、AC仿真、S參數仿真、瞬態仿真等，工程部分包括射頻濾波器、低噪聲放大器、混頻器設計等。

2.建立網絡教學平臺。

網絡教學平臺在時間和空間上對課堂教學進行了擴展。下載中心有大量的與課程相關的資料，包括國內外優秀教材推薦，國內外射頻領域的優秀團隊及最近研究進展，實用軟件學習指南，典型的工程實例，等等，為感興趣的學生進行更深入的研究提供了捷徑。學生可在網上與教師進行交流、挖掘潛在人才。

三、結語

本文從理論教學和實驗教學兩個方面對“射頻集成電路設計”課程教學改革進行了有益的探討。經過近幾年的研究及建設，本課程的教學取得了較好的效果，深受學生好評。

參考文獻：

［1］Reinhold Ludwig.射頻電路設計――理論與應用［M］.北京：電子工業出版社，2002.

［2］王云，褚慶昕，涂治紅.射頻電路與天線立體化實驗教材建設［J］.中國現代教育設備，2011，11：124-126.

篇10

關鍵詞：快速啟動電路；欠壓保護；遲滯電壓

中圖分類號：TN432 文獻標識碼：A 文章編號：1674-7712 （2014） 12-0000-01

欠壓保護也稱低電壓保護[1，2]，是指集成電路中由于某種原因使得電源電壓值降低到一定的極限值時，欠壓保護電路能夠檢測到電源電壓較低，將芯片關斷并保持與電源的切斷狀態，待電源電壓恢復到一定的大小時，芯片可恢復工作。

欠壓保護電路是集成電路設計中必不可少的模塊，是保證系統在工作環境異常情況下能夠保持系統穩定的基礎。傳統的欠壓保護電路[3]利用電阻對電源電壓進行分壓，將分壓后得到的電壓與參考電壓通過遲滯比較器進行比較，從而檢測電源電壓是否欠壓。因此，欠壓保護電路需要外部參考電壓，電路的獨立性較差；同時，引入遲滯比較器和電阻分壓電路，使得電路結構變得復雜，也增大了電路的面積。

本文提出一種新型欠壓保護電路，電路不需要使用外部參考電壓[4]和遲滯比較器[5]，利用一種類似于帶隙基準PTAT電流源的電路結構完成對電源電壓的檢測和比較；同時，巧妙地利用負反饋實現了電路對電壓檢測的遲滯功能；最后，電路設計了提高電路啟動速度的單元模塊電路，確保了欠壓保護電路在電源電壓恢復正常后電路能夠迅速正常工作。

一、欠壓保護電路分析與設計

新型欠壓保護電路的原理如圖2所示，電路主要由三部分組成：類帶隙基準PTAT電流源的電壓檢測電路；負反饋電路構成的遲滯電路模塊；快速啟動電路。其中，電壓檢測電路由三極管Q1、Q2，電阻R1、R2、R5、R6、R7和MOS管MP1、MP2、（一）核心電路工作原理

在圖2所示的新型欠壓保護電路中，三極管Q1、Q2和電阻R1、R2構成類似于帶隙基準電壓源的欠壓保護電路核心部分。三極管Q1的面積為Q2的n倍，三極管Q1和Q2的基極電位為電源電壓經過分壓后得到的電壓VO1。

當電源電壓從零開始上升并達到一定的值之后，三極管Q1和Q2打開并流過電流，MOS管MP1、MP2，電阻R1、R2組成的電路正常工作。

（二）遲滯原理

為了避免當電源電壓大小在翻轉閾值電壓附近周圍變化時，欠壓保護電路的輸出結果在翻轉閾值周圍出現反復高頻變化，電路引入了正反饋電路，NMOS管MN3隨著輸出電平的高低導通或者關斷。

當電源電壓較低，輸出電平為低電平時，NMOS管MN3導通，此時

當VREF具有零溫度系數時，遲滯電壓 也具有零溫度系數，這也是本電路的優點之一。

（三）快速啟動電路原理

在集成電路的設計中，欠壓保護電路作為集成電路的保護單元模塊，必須在電路整體啟動之前工作，因此保護電路的啟動速度必須得到重視。在以往的欠壓保護電路的設計中，一般只關注保護電路的自啟動問題，而忽略保護電路啟動速度的分析和優化。

新型欠壓保護電路在不需要使用外部參考電壓的同時，優化了電路的自啟動過程。當電源電壓VDD由低電平逐漸上升至高電平時，三極管Q3的基極與三極管Q4的集電極電位也隨之上升，三極管Q3優先于三極管Q1和Q2導通，使得MP1柵極電位隨之下降。當電源電壓上升至一定大小時，Q1和Q2開始工作，MP1導通，電路正常工作，三極管Q3和Q4加快了電路寄生電容存儲電荷的泄放速度，加快了電路的啟動速度。同時，當電路正常工作時，Q1發射極電壓VE1上升，三極管Q3隨之關閉，快速啟動電路不再影響電路正常工作。

二、仿真結果與分析

三、結束語

本文設計的欠壓保護電路，充分利用了類帶隙基準PTAT電流源結構中電源電壓大小對PTAT電流大小的影響，完成了電源電壓的檢測功能；利用電阻分壓原理來調整欠壓保護閾值，通過調節電阻分壓電路從而調整遲滯電壓閾值的大小；同時，優化了啟動電路設計，電路具有啟動時間短的優點。該電路使用較少的器件完成了整個電路的設計，在滿足高檢測精度的同時降低了功耗。

參考文獻：

[1]王銳，唐婷婷.一種BICMOS欠壓保護電路的設計[J].電子科技，2006（10）：76-78.

[2]王智鵬，楊虹.一款無電壓比較器的欠壓保護電路[J].電子世界，2012（07）：51-52.

[3]趙春波，許偉，吳玉廣.一種CMOS欠壓保護電路的設計[J].集成電路與元器件，2004（10）：172-174.

[4]錢金川，朱守敏.一種過壓欠壓及延時保護電路的設計[J].機床電器，2008（01）：57-59.

[5]鄒雪城，韓俊峰.一種基于比例電流的欠壓保護電路的設計和實現[J].華中科技大學學報（自然科學版），2007（35）：64-66.

[6]Allen P E，Holberg D R.CMOS模擬集成電路設計[M].北京：電子工業出版社，2005.

[7]Gray P R，Meyer R G.Analysis and Design of Analog Integrated Circuits[M].John Wiley，2001.