集成電路設計過程范文

導語：如何才能寫好一篇集成電路設計過程，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

摘要：文章指出了靜電的危害，并說明了靜電的防護機理，電路設計中的靜電防護措施，并探討了電子工廠生產過程中是如何進行有效的防靜電管理。

靜電防護就是通過有效的控制手段來預防靜電對靜電敏感元器件造成傷害，它需要從電路設計、元器件選擇、生產制造、搬運與存儲以及使用等等全過程的方方面面加以防護和控制，才能達到有效預防靜電對電子產品造成傷害。

一、靜電的危害

隨著科技的進步和工業的高速發展，一方面，許多高分子材料被迅速推廣應用，一些電阻率很高的高分子材料（如塑料、橡膠等）制品的廣泛應用以及現代生產過程的高速化，使得靜電能積累到很高的程度；另一方面，靜電敏感材料的生產和使用（如輕質油品、火藥、VMOS/CMOS電路芯片等），工礦企業受靜電的危害越來越突出，靜電危害造成了的后果和損失也就相當嚴重。

人們的日常活動即可產生高達幾萬伏的靜電，而人手的神經可感覺到靜電的最低電壓也在3000V以上，但卻只需要10V的靜電釋放就可毀壞某些對靜電極度敏感的電路芯片。如果不加以防護，電子產品即可在不知不覺的過程中就被靜電釋放造成傷害，釀成無法彌補的損失。據統計分析有 59%的電子元器件損壞是由于靜電釋放造成的，這種損壞有兩種形式，一種是災難性的損壞，它造成元器件功能喪失，這種情況約占靜電對元器件造成的總損壞的10%；另一種是潛在性損壞，這種損壞雖然沒有喪失元器件應有功能，但卻使元器件的性能下降，或降低元器件使用壽命，這種情況約占靜電對元器件造成的總損壞的90%。據統計美國電子工業一年的靜電損失就超過100億美元，日本超過80億美元，中國目前還沒有這方面的權威統計數據，估計會更高。因此，在電子制造行業內保護電子元器件免受靜電釋放的損壞是非常重要的。

二、靜電的防護機理

病毒對人體的感染必須具備三要素：感染源、感染途徑、易感人群。同樣地，靜電對電子元器件的損壞也必須具備三要素：靜電電勢、釋放途徑、敏感元器件，三者缺一不可。因此，我們在進行靜電防護時，只需要消除三個因素中的一個因素即可起到靜電防護的作用。但靜電無處不在，我們要想消除靜電電勢幾乎是不可能，唯一的辦法是削弱靜電電勢，靜電電勢與空氣濕度有關（如表1所示），空氣濕度越大，靜電電勢就越低，但我們又不能無限制地增加空氣濕度，因為空氣濕度越大，濕敏元器件就越容易受潮，元器件一旦受潮，通過高溫焊接就極易損壞元器件（這就是所謂的“爆米花”現象），因此，我們需要將環境濕度控制在一定的范圍內（一般在40%RH～70%RH）。

靜電產生的方法 靜電電壓（V）

10%RH 40%RH 55%RH

人在地毯上行走 35000 15000 7500

人在塑料地板上行走 12000 5000 3000

坐在椅子上的工人 12000 5000 3000

從包裝箱上拿出泡沫 26000 20000 7000

無接地措施時人體的運動 6000 800 400

穿著合適的腳帶在靜電地板上行走 ＜15

表1各種動作產生靜電電壓

其二，是保護靜電敏感元器件，部分電子元器件的靜電擊穿電壓如表2所示，我們在進行電路設計時，在這些容易被靜電擊穿的電子元器件設計一些保護電路，就可以起到保護靜電敏感元器件的作用。

再者，就是控制靜電釋放途徑，這是電子產品生產制造過程中普遍采取的措施，讓產生的靜電安全釋放。那么，在電子制造業究竟如何保護電子元器件才能使電子元器件免受靜電釋放的損壞呢？一提及該問題，人們往往只想到在生產制造過程中的靜電防護，常常會忽略如何在電路設計過程中通過設計一些保護電路來達到靜電防護的目的。本文就從電路設計和生產制造兩個方面來淺析靜電防護措施。

器材類型 ESD最小敏感電壓（V）

VMOS 30～1800

MOSFET 100～200

砷化鎵FET 100～300

EPROM 100以上

JFET 140～7000

SAW(聲表面濾波器) 150～500

運算放大器 190～2500

CMOS 250～3000

靜電對部分肖特基二極管的擊穿電壓 300～2500

SMD薄膜電阻器 300～3000

雙極性晶體管 380～7800

射極耦合邏輯電路 500～1500

可控硅 680～1000

肖特基TTL 100～2500

表2部分電子元器件的靜電擊穿電壓

三、電路設計中的靜電防護措施

在進行電路設計時，盡可能選用靜電敏感度電壓伏值高的電子元器件。特別是接口電路，應盡可能選用靜電敏感度為3級（靜電損傷閾值電壓大于4000V）或對靜電不敏感的電子元器件。否則應在輸入輸出接口電路上應采取保護措施。保護電路的放置位置，對于布置在PCB板周邊或靠近連接器的接口電路，其保護電路應緊靠地線或連接器放置，其余的保護電路應緊靠被保護的芯片放置。

對于容易受到靜電損傷的電子元器件，如NMOS、CMOS類電子器件或其它一些靜電敏感度為1、2級的電子元器件，應該盡量遠離易受靜電沖擊的區域，且每一個電路應盡可能緊靠。容易受到靜電干擾的信號線（如時鐘線、復位線等）應盡可能短而寬，多層板中的時鐘線、復位線應在兩地平面之間走線。

圖1基本控制電路

在PCB的電路周圍設置一個環形地，如圖1所示。環形地線寬應大于 3mm，分別鋪設于 PCB 板的兩個表層（頂層Toplayer 和底層Bottomlayer）上，內層上可以不鋪設環形地，并每間隔13mm 用過孔將各層的環形地連接在一起。兩個表層的環形地銅皮上不要覆蓋阻焊層（綠油），而采用裸銅或同焊盤一樣做噴錫處理，以保證兩個表層環形地表面良好的導電性能。環形地與PCB板內部線路應保證3mm 以上的間距，工作地匯聚后可最終與環形地相連，環形地可通過安裝孔用螺釘與金屬機殼相連。盡可能使用多層PCB，將電源層和地線層獨立鋪設在PCB板的內層，這樣可以有效減小信號線與地線之間共模阻抗和感性耦合，并且盡量地將每一個信號層都緊靠一個電源層或地線層。對于較復雜的電路板或高密度電路板，還可以考慮使用內層信號線層，但兩信號層之間應用電源層或底線層來隔開。對于雙面PCB來說，要采用緊密交織的電源和地柵格，電源線緊靠地線，在垂直和水平線或填充區之間，要盡可能多地連接。

CMOS器件及其它重要IC芯片所不用的輸入輸出引腳最好不要獨立懸空，應視引腳不同功能將其單獨或相連后分別接到地線、電源的Vcc、Vss、VDD上，CMOS器件的輸入端如果接的是高阻源，則應設計上拉或下拉電阻。兩塊或兩塊以上電路板的接地線通過連接器進行連接時，最好有多個插針接地，以保證靜電泄放地回路的通暢。電源輸入端應加入瞬態過壓抑制器件（TVS），PCB板上電源走線過長時，應每隔50mm 在電源線與地線之間安裝一個0.1uF的陶瓷濾波電容器。信號線過長時，應與信號線平行布一條地線。

安裝在印制板上或安裝在機殼與操作面板上容易被人體接觸的部件（如復位按鈕、撥碼開關、小面板、按鈕、鍵盤、旋鈕等）應采用絕緣物，如帶有金屬外殼，其金屬外殼應盡可能有良好的接地，優先接靜電保護地形環，如沒有設置靜電保護地形環，則接工作地。

四、電子工廠生產過程中如何進行有效的防靜電管理

1、 EPA區域的靜電防護等級確定

為了全面的產品靜電防護等級靜電防護小組應收集公司產品的類型、靜電敏感器件的類型、靜電敏感器件的防護等級、每種產品占總產品的比重;同時靜電防護小組應該關注不同客戶的需要確定EPA區域的靜電防護等級;第三，對于目前電子企業特別是國內企業領導層的意見往往起著關鍵作用，因為每個公司即使相同的器件，由于用途不一樣對于器件失效的比例接受度不一樣。領導層對于器件失效的比例接受度有很大的決定作用，因此充分了解領導層的期望是項目組在靜電防護區域等級分類確定時必須考慮的一個環節。

2、建立靜電防護規范體系

首先，為了便于電子企業能快速制定出靜電防護規范體系，并且規范出完全滿足電子產品生產的防靜電要求，項目經理應組織對相關國際、國內靜電防護標準學習特別是對于最新的國際標準。為了使靜電防護體系能夠有效運行在建立靜電防護體系基本框架結構之后，需要對各個過程及所涉及的相關活動進行描述。因此，應高度重視靜電防護體系規范文件編制這一環節。規范的內容應體現協調性、可操作性和可檢查性編制規范應特別注意保持完整性、系統性和層次性規范的內容應當具有完整性和可行性，因為靜電防護體系是有關人員從事靜電防護活動的依據所在。

3、靜電防護區域建設

首先是環境建設，要依照靜電防護區域的具體要求和防護等級制定相應防靜電環境。我們可以用魚骨圖分析法來定義靜電防護環境建設的影響因素，并從中挖掘出主要因素環境建設一般包含以下幾個方面：防靜電的標識、防靜電地板、環境的溫濕度、EPA區域接地、環境離子濃度、防靜電工作臺其次是設備控制，由于靜電敏感器件在生產過程中接觸最多的就是電子工廠的生產設備，因此設備的漏電將對靜電敏感器件造成巨大的影響，且這種影響是以批量單位計算的，因此，在EPA建設中設備的控制也是一項重要的環節。一般我們從設備中與靜電敏感器件接觸材料方面、設備的接地等方面來考慮設備控制問題找出引起器件失效的設備是設備控制的關鍵所在，我們還是可以采用魚骨圖分析法來進行設備控制分析。第三是人員控制主要應從人員的操作過程、人員的穿著以及人員靜電防護規范的遵守等方面來考慮。第四是材料控制主要從電子產品的使用環境以及靜電敏感器件的包裝方式入手。一般來說，直接接觸比間接接觸要求要高，靜電防護區域外部比靜電防護區域要求較高。

結束語

靜電防護是電子工業永恒的話題，也是電子設計與制造工程師們不斷探索和研究的課題。大量的事實告訴我們，在設計、制造以及使用電子產品時，必須高度關注靜電防護，只有加強了靜電防護，才能減少靜電對電子產品造成的傷害。

參考文獻

[1]許繆編.電機與電氣控制[M].機械工業出版社，2009（07）：182.

[2]麥崇裔編著.電氣控制與技能練[M].電子工業出版社，2010（01）：71.

篇2

3G智能手機是我國消費市場熱點。TD-SCDMA芯片出貨在2014年將達到1.2億顆，而WCDMA芯片出貨在2014年預計達到近2億顆，考慮到WCDMA在全球市場的容量巨大及用戶的國際漫游需求，同時支持TD-SCDMA和WCDMA的多模終端芯片市場機會巨大。

我國大陸彩電1.2億臺的年產量，需要從臺資和外資芯片公司采購約1.1億顆電視SoC主芯片，其灣的聯發科（已并購晨星）是主要供應商，約占我國大陸電視芯片采購量的90%。目前我國市場上使用的數字電視SoC主芯片大部分從臺資和外資企業采購， 為我國本土芯片企業研發“進口替代”產品提供了市場機會。

據對抽樣IC設計企業的調查顯示，2012年大部分IC設計企業銷售額均取得增長，總體增長率約為21%，其中有7家企業今年銷售額實現了翻番。

我國IC設計企業的產品覆蓋廣泛的應用領域，在手機、平板電腦、多媒體播放機、電子書等消費類產品上，國產芯片具有很強的競爭力，制造工藝達到40nm甚至28nm，手機SoC芯片、電源管理芯片等已經進入三星等國際大廠的供應鏈。

調查顯示，我國芯片主流量產工藝采用0.18微米和0.13 微米，兩者相加所占比例為調查樣本企業的52%。有25% 的公司采用65納米及以下工藝。采用40nm高端工藝的企業繼續增加，占9%，比2011年的7%提高了兩個百分點，并且有企業開始采用目前最先進的28nm工藝。

從產品的集成度來看，我國IC設計企業普遍具備了百萬門規模以上的設計能力，設計能力超過1000萬門以上的IC企業比例達到了36 %，與2011年相比上升了3個百分點。設計能力在100～1000萬門規模的IC設計企業占到調查樣本企業總數的50%。

IC設計企業碰到的主要問題是要降低設計成本、縮短設計周期，以及在日益復雜的SoC芯片上實現軟硬協同設計。

篇3

當今世界，計算機的發展已成為領導工業現代化進程的潮頭軍，自1946年世界第一臺電子計算機誕生以來，短短的五十多年間，計算機作為一種現代化的高級工具以驚人的速度迅速地滲透到了社會生活的各個領域，引起了全球的技術革命。計算機技術的飛速發展離不開另一門產業的發展，即集成電路產業。因為集成電路的出現才使計算機擺脫了電子管、晶體管等原材料構件的束縛，逐步走向小型化，輕型化，高智能化，迅速走向了社會，走入了家庭。

集成電路產業的飛速發展，產生了許多新的法律問題，由于傳統知識產權法的局限性以及集成電路及其布圖設計本身存在著的特殊性，集成電路布圖設計的法律保護問題也引起了法學界的極大關注。各國也紛紛就集成電路布圖設計進行立法，以保護此種特殊性質的知識產權不受侵害。

我國早在1991年國務院就已將《半導體集成電路布圖設計保護條例》列入了立法計劃，經過10年的醞釀，我國的《集成電路布圖設計保護條例》終于于2001年3月28日由國務院第36次會議通過，并于2001年10月1日起施行。這是目前我國保護集成電路布圖設計知識產權的一部重要法規。雖然它是一部行政法規，但經過試行一段時間到條件成熟后，將之上升為法律的形式是必然的趨勢。我國采用專門立法的形式保護集成電路布圖設計既尊重了國際知識產權保護的原則，又便于與國際法律接軌，而且這部條例既保護了集成電路布圖設計專有權人的權益，又考慮到了國家和公眾的利益，使技術進步不受到人為的限制。這一條例初步建立了我國集成電路布圖設計的知識產權保護的理論體系，進一步完善了我國的知識產權法律制度。

一、集成電路和布圖設計的概念與特點

集成電路是指半導體集成電路，即以半導體材料為基片，將至少有一個是有源元件的兩個以上元件和部分或者全部互連線路集成在基片之中或基片之上，以執行某種電子功能的中間產品或者最終產品。一塊集成電路通過控制電流在其電路中的流動來實現其功效。在計算機發展的初期，每個電路元件（如晶體管、電阻、電容等）都是用引線同電路中的其它元件相連接的。這種做法須耗費大量的勞動力與工時，且計算機制作成本很高，大量連線的存在使電流的流動距離增長，不僅影響了計算機工作的速度和可靠性，還引起電路功耗的增加，從而帶來電路的散熱以及要求有較高電壓的電源等一系列的問題。這也正是最初計算機體積龐大、耗電量大、速度慢的根本原因。采用集成電路以后，這些問題就得到了解決：由于電路元件及連線實質上已成為一體，作為一塊電路板上的不同元件，它們之間的電流交換速度大大增強，且電路的功耗亦大幅度降低，不僅提高了計算機的性能，還大大降低了計算機的成本。由于生產集成電路的主要原材料硅、鋁、水等一些化合物并不昂貴，但經過加工以后得到的集成電路產品的價值往往可以達到其材料價值的幾十倍，幾百倍甚至上千倍。在其價值成本中，大部分都是知識、技術與信息所增加的附加價值。這種附加價值主要集中在以集成電路為載體而體現出來的人類智慧的結晶-布圖設計的價值上。就象相同的磁帶因為錄制不同的歌曲其價值就會不同一樣，用相同的技術工藝在同樣的芯片上依不同的布圖設計所制作出的集成電路，其價值也是不同的。好的布圖設計制作出的芯片往往能具備更高的性能和工作速度。因此，集成電路的法律保護問題，歸根結底在于對其布圖設計的保護。

對布圖設計，世界各國的稱呼各有不同：美國稱之為掩膜作品，（Mask Work），日本稱之為電路布局（Circuit Layout），歐洲國家采用的是另一個英文單詞Topography（拓樸圖），而世界知識產權組織（WIPO）于1987年2月通過的《關于集成電路知識產權保護條約》（簡稱《WIPO條約》或《華盛頓條約》）中則采用了Layout-design（布圖設計）一詞。這些詞語字面上的表示雖各不相同，但其真正的含義都是相同的，即指集成電路中各種元件的三維配置。許多人認為布圖設計只是一種設計圖，就象建筑工程設計圖一樣。事實上布圖設計與建筑工程設計圖這種一般的二維設計圖是不同的，它是一種有許多不同層面的三維設計，每一層面上又有許多復雜的電路布圖裝置圖，而且最重要的是，真正可以用于實踐的布圖設計是經過了特殊的工藝按實物尺寸復制在玻璃板上，可以直接加工在芯片上的模本，即掩膜版。現在世界上雖已有一些更先進的模本技術，但是最終布圖設計還是必須做成與集成電路產品實物一般大小的模本，才可算是完成了布圖設計的制作。在生產過程中，這些模本是直接被“做”到產品中去成為產品的一部分，而不是象建筑設計圖那樣本身與實際的建造結果之間并無聯系。一個小小的掩膜作品中所包含的電路設計圖往往可以是幾十張上千張甚至上萬張。設計一組布圖設計，需要付出巨大的創造性勞動，它代表著芯片開發中的主要投資，可占其成本的50%以上。布圖設計作為人類智力勞動的成果，具有知識產權客體的許多共性特征，應當成為知識產權法保護的對象，其特點主要表現在：

（一）無形性。

布圖設計作為一種元件的“三維配置”，這種配置方式本身是無形的、抽象的，是人類智慧的體現，但它可以通過有形的載體表現出來而為人所感知。當它被制作成芯片時，表現為一定的構形；當它被制成掩膜版時，表現為一定的圖形；當它被輸入計算機時，則以一定的數據代碼的方式存儲在磁盤之中。

（二）可復制性。

布圖設計具有可復制性，但其可復制性與一般著作權客體的可復制性不同。當布圖設計的載體為掩膜版時，它以圖形方式存在，這時只要對全套掩膜版加以翻拍，即可復制出全部的布圖設計。當布圖設計以磁盤為載體時，同樣可用通常的拷貝方法復制。當布圖設計的載體為集成電路芯片時，它同樣可以被復制，只是復制過程相對要復雜一些。復制者要先把芯片的塑料或陶瓷外殼打開，利用一臺高分辨率的照相機，把頂上的金屬聯接層照下來，再用酸把這層金屬腐蝕掉，對下面那層半導體材料照相，獲得該層的掩膜作品。照完后利用相同的方法再照下一層，如此一步一步做下去，就可以得到這一芯片的全套掩膜，依靠這套掩膜就可以模仿生產該芯片。這種從集成電路成品著手，利用特殊技術手段了解其布圖設計的方法被稱為“反向工程”方法。這種方法雖需一定的技術要求，但是比起原開發者漫長艱辛的開發過程，其所花費的時間和精力都只是后者的若干分之一。

（三）表現形式的非任意性。

布圖設計是與集成電路的功能相對應的。布圖設計的表現形式要受到電路參數、實物產品尺寸、工藝技術水平、半導體材料結構和雜質分布等技術因素和物理規律的限制，因此開發新的功能相同或相似的集成電路，其布圖設計不得不遵循共同的技術原則和設計原則，有時還要采用相同的線寬，甚至采用相同的電路單元。這就造成了對布圖設計侵權認定難度的加大，有關這一點，筆者將在后文論述。

由以上特點可以看出，布圖設計的無形性是知識產權客體的共性，可復制性是著作權客體的一個必要特征，表現形式的非任意性則是工業產權客體的特性，因此，布圖設計成為了一種兼有著作權和工業產權客體雙重屬性的特殊知識產權客體，很難在傳統的知識產權法律保護體系中得到完善的保護。因此要想求取良好適當的法律保護模式，就必須突破傳統的界限。針對布圖設計自身的特征，制定出專門的單行法律加以保護，這是世界上大多數國家的共識。我國也正是采用了此種立法方式。

二、我國集成電路布圖設計知識產權保護的理論體系

我國集成電路布圖設計的知識產權保護體系是在傳統知識產權法理論的基礎上，借鑒國外的一些理論和實踐建立起來的。這一理論體系的核心概念即布圖設計專有權。

（一）布圖設計專有權的概念和要素

1、概念

布圖設計專有權就是布圖設計的創作人或者其他權利人對布圖設計所享有的權利，具體來說，就是指國家依據有關集成電路的法律規定，對于符合一定手續和條件的布圖設計，授予其創作人或其他人在一定期間內對布圖設計進行復制和商業利用的權利。布圖設計專有權作為一種獨立的知識產權，既不屬于專利權，也不屬于著作權。而且，布圖設計專有權是以布圖設計為權利客體的，權利人對與布圖設計有關的集成電路或其中所含的信息并不享有權利。

2、要素

布圖設計專有權的要素包括三個，即布圖設計專有權的主體、客體和內容。

（1）布圖設計專有權的主體。

布圖設計專有權的主體，即布圖設計權利人，是指依照集成電路布圖設計保護法的規定，對布圖設計享有專有權的自然人、法人或其他組織。根據我國《集成電路布圖設計保護條例》的規定，能夠享有布圖設計專有權的人主要有以下幾類：

①布圖設計創作者或合作創作者

布圖設計的創作者或合作創作者即以自己的智力勞動單獨或共同完成布圖設計的人。由于布圖設計的各個部分是密不可分的，具有整體性，缺少任何一部分布圖設計都將無法完成預先希望達到的功能，因此，由多人共同創作完成的布圖設計其權利只能作為一個整體由各創作人共同享有，即使各創作人所創作的部分能夠與他人的部分相區分，他也不可能就這一部分設計單獨享有權利。但是法律允許合作者就布圖設計專有權的歸屬作出約定。

②主持創作布圖設計的法人或組織

根據我國《集成電路布圖設計保護條例》第9條第二款的規定：“由法人或者其他組織主持，依據法人或者其他組織的意志而創作，并由法人或者其他組織承擔責任的布圖設計，該法人或者其他組織是創作者。”由法人或組織主持創作的布圖設計類似于版權法中的職務作品，其權利不由直接完成創作的人享有而由有關的單位享有。

③經約定可以享有權利的委托人

對于委托創作布圖設計的情形，我國的規定是：“受委托創作的布圖設計，其專有權的歸屬由委托人和受托人雙方約定，未作約定或者約定不明的其專有權由受托人享有。”所以因受委托而完成的布圖設計的專有權歸屬，首先依委托人與受托人的約定，雙方未約定或約定不明的，由受托人也就是直接完成創作行為的人享有布圖設計專有權。

④以上主體的權利繼受人

布圖設計權利人是自然人的，自然死亡之后，其專有權在法律規定的保護期內可依照繼承法的規定轉移。布圖設計專有權屬于法人或者其他組織的，法人或者其他組織變更、終止后，其專有權在法律規定的保護期內由承繼其權利、義務的法人或者其他組織享有，沒有承繼其權利、義務的法人或者其他組織的，則布圖設計進入公有領域。

另外，我國法律還規定外國人創作的布圖設計首先在中國境內投入商業利用的，依照我國的法律可享有布圖設計專有權。外國人創作的布圖設計其他作者所屬國同中國簽訂有關布圖設計保護協議或與中國共同參加有關布圖設計保護的國際條約的，也可依我國法享有布圖設計專有權。

（2）布圖設計專有權的客體。

《集成電路布圖設計保護條例》中規定，布圖設計專有權的客體是具有獨創性的布圖設計。這一規定與《WIPO條約》①中的規定是一致的，我國已是該條約的正式簽字國。布圖設計的獨創性是指該布圖設計是創作者自己的智力勞動成果，并且在其創作時該布圖設計在布圖設計創作者和集成電路制造者中不是公認的常規設計。但如由常規設計組成的布圖設計，其組合作為整體符合前述條件的，也是受到保護的客體。這一規定是為保護集成電路進一步發展而作的特別規定。我國法對布圖設計的保護，不延及思想、處理過程、操作方法或者數學概念等。具體來說，一項布圖設計要取得專有權，必須具備以下的條件：

①實質要件：申請保護的布圖設計必須具有原創性。

具有原創性包括兩層含義，一是指該布圖設計必須是創作人自己智力勞動的成果，而非簡單復制他人的布圖設計。二是指該布圖設計應具備一定的先進性，即它在創作完成時不能是當時集成電路產業中常用的，顯而易見的或為人所熟知的。

對原創性的規定，大多數國家都大致相同，《WIPO條約》中對此亦作出了詳細的規定，我國作為集成電路技術較為落后的發展中國家，作出這樣的規定有利于鼓勵有關技術人員的積極性和主動性，以促進集成電路產業的發展。

②形式要件：即取得保護的布圖設計在形式上必須具備的條件。

我國以登記作為布圖設計取得權利保護的形式要件。

我國已規定了一套類似計算機軟件版權登記的布圖設計權登記制度。如果不進行登記，權利人將很難證明其布圖設計在創作完成時是非顯而易見的，因為布圖設計的發展十分迅速，等到侵權糾紛出現時，舉證已相當困難，建立一套登記制度即可在很大程度上解決這一難題。

（3）布圖設計專有權的內容

布圖設計專有權的內容即指布圖設計專有權的具體權能。根據《集成電路布圖設計保護條例》的規定，我國的布圖設計專有權的權能主要包括：

①復制權，即權利人有權通過光學的、電子學的方式或其他方式來復制其受保護的布圖設計或者含有該布圖設計的集成電路。這種復制（reproduce）與版權法中的復制（copy）是不同的，它必須通過特殊的方法實現，實際上是一種重新制作。所以，我國《條例》中明確規定：“復制，是指重復制作布圖設計或者含有該布圖設計的集成電路的行為。”

②商業利用權，即布圖設計權人享有的將受保護布圖設計以及含有該受保護的布圖設計的集成電路或含此種集成電路的產品進行商業利用的權利。各國立法對此權利內容的規定不完全相同，但一般都包括出售權、出租權、展覽陳列權以及為商業目的或其他方式的利用而進口的權利等。我國法所規定的商業利用，是指為商業目的進口、銷售或者以其他方式提供受保護的布圖設計，含有該布圖設計的集成電路或者含有該集成電路的物品的行為。

值得注意的是，從各國現有的集成電路法規定看，布圖設計權均不包括任何精神權利，且布圖設計權不影響權利人根據其他法律而對布圖設計所享有的權利。

（二）布圖設計專有權的權利限制

作為一種知識產權，和專利權及版權一樣，布圖設計權的行使也存在一定的限制。從各國立法的情況來看，對布圖設計權利的限制主要有以下幾種：

1.合理使用。這與版權中的合理使用相類似，主要包括為個人目的而復制或利用和為教學研究而復制或利用。

2.合理的反向工程。反向工程是現代集成電路工業發展的主要手段之一，但是反向工程也具有一定的特殊性，因為在復制他人布圖設計時也可能會用到反向工程的技術，以科學研究為目的的反向工程是合法的，而單純為獲取他人布圖設計而進行的反向工程則是非法的，這又涉及到一個侵權認定的問題。

3.權利窮竭。布圖設計權人或經其受權的人將受保護的布圖設計或含有該布圖設計的集成電路產品投入市場以后，對與該布圖設計或該集成電路產品有關的任何商業利用行為，不再享有權利。

4.善意買主。即基于善意，不知道有關半導體芯片產品的保護的存在而購買了該半導體芯片產品的人。這些人的行為是不能構成布圖設計侵權的。

5.強制許可。即在一定條件下，一國政府可以不經布圖設計權利人的同意強制作可他人或有關的組織使用其布圖設計。這一做法主要由一些發展中國家采用，一些發達國家如美國對此持反對意見。《WIPO條約》對強制許可采取了肯定的態度，允許締約各國根據自己實際情況在法律上規定強制許可制度。

根據我國《集成電路布圖設計條例》第四章的規定，我國對布圖設計專有權行使的限制主要體現在以下這幾個方面：

（1）為個人目的或者單純為評價、分析、研究、教學等目的而復制受保護的布圖設計的。

（2）在依據前項評價、分析受保護的布圖設計的基礎上，創作出具有獨創性的布圖設計的。

（3）對自己獨立創作的與他人相同的布圖設計進行復制或者將其投入商業利用的。

（4）受保護的布圖設計、含有該布圖設計的集成電路或者含有該集成電路的物品，由布圖設計權利人或者經其許可投放市場后，他人再次商業利用的。

（5）在國家出現緊急狀態或者非常情況時，或者為了公共利益的目的，或者經人民法院、不正當競爭行為監督檢查部門依法認定布圖設計權利人有不正當競爭行為而需要給予補救時，國務院知識產權行政部門可以給予使用其布圖設計的非自愿許可。但是取得非自愿許可的自然人，法人或其他組織應向布圖設計權利人支付合理的報酬，其數額由雙方協商；雙方不能達成協議的，由國務院知識產權行政部門裁決。

由以上這些規定可以看出，我國基本上采用了與《WIPO條約》相似的規定，這有利于我國的集成電路布圖設計與國際法律規定的接軌。

（三）布圖設計侵權及其認定

所謂布圖設計侵權，即指侵犯了布圖設計權利人的權利，依法應承擔法律責任的行為。它主要包括非法復制與非法進行商業利用兩種。其中非法進行商業利用的行為比較容易認定，也易取證，但對非法復制的認定卻存在一定的難度。非法復制主要有兩種：

1.完全復制，即將原布圖設計原封不動照搬下來。這種情況比較好認定，因為開發一種布圖設計是一項艱巨復雜的腦力勞動，兩個相互獨立的開發人在互不接觸的情況下獨立開發的兩種功能相同的布圖設計，雖然在電路原理上有可能相似，但是表現在掩膜版上的具體元件布置、連線等布局完全一模一樣的可能性幾乎為零，因此在實踐中如發現兩種完全一樣的布圖設計，那么必定是后一布圖設計人復制了前一設計人的布圖設計，舉證責任主要集中在開發時間先后上，如果規定有布圖設計的登記制度，這就比較容易認定。

2.部分復制，即仿制，這是目前存在的布圖設計侵權行為中占比重最大，而且也是最難認定的一種侵權行為。它之所以難以認定的主要原因是布圖設計中有許多共同遵循的基本電路原理和技術原則，再加上新舊布圖設計之間需有兼容性的要求，在功能相類似的布圖設計中不可避免地會有一些相同或相似的地方。因此許多布圖設計侵權人在獲取他人布圖設計作品以后，將一些無關緊要的元件位置作一定的改動，在電路設計連線上再作一些調整，就會使新的布局與原有的布局很不相同，尤其在制作成集成電路產品以后，肉眼無法觀察，必須借助機器進行復雜的技術處理后才能認定，這就更增加了對此種侵權行為認定的難度。

筆者認為，在認定這種侵權行為時必須抓住兩個關鍵：一是兩種布圖設計是否實質相似，二是另一布圖設計創作人是否曾接觸過受保護的布圖設計。確定了這兩點，侵權的判定即可成立。對是否實質相似的認定，主要可從兩個方面著手：（1）從設計組成上看，首先在量上確定，兩種布圖設計相同的部分有多少，占全部布圖設計的比重有多大，一般而言，相同的越多，是復制的可能性就越大，另外在質上可考察相同的部分在整個設計中所起的作用是否相同，如果起的都是核心的作用，那么就很容易構成實質相似。（2）從功能上看，兩種布圖設計的功能是否相同是二者是否實質相似的根本要件，如果兩種功能完全不同的布圖設計，即使其元件布局、線路布置絕大部分相同，也不可能構成實質相似。抓住了這兩個關鍵，對于仿制的侵權認定就相對容易了。

總之，我國的《集成電路布圖設計條例》已初步建立了我國的集成電路布圖設計的知識產權保護理論體系，對布圖設計侵權作了規定，并且規定了侵權人應當承擔的法律責任。但我們仍需要在今后的布圖設計權利保護實踐中進一步改善我國的保護制度，使布圖設計專有權的保護更全面更完善，從而促進我國集成電路產業的進一步發展。

[注   釋]：

①即《關于集成電路的知識產權條約》（Treaty on the Intellectual Property in Respect of Integrated Circuits），是世界知識產權組織（WIPO）于1989年5月在華盛頓通過的一部國際條約，簡稱《WIPO條約》。現在已在這個條約上簽字的國家有埃及、加納、利比里亞、危地馬拉、南斯拉夫、贊比亞、印度和中國等。

[參考書目]

1. 鄭成思著《計算機軟件與數據的法律保護》，法律出版社，1987版。

2. 鄭成思著，《信息、新興技術與知識產權》，中國人大出版社，1986版。

3. 英明初著，《計算機軟件的版權保護》，北京大學出版社，1991年8月版。

4. 唐光良、董炳和、劉廣三著，《計算機法》，中國社會科學出版社，1993年11月版。

5. 劉江彬著，《計算機法律概論》，北京大學出版社，1992年7月版。

6. 趙震江主編，《科技法學》，北京大學出版社，1991版。

篇4

關鍵詞：集成電路設計；本科教學；改革探索

作者簡介：殷樹娟（1981-），女，江蘇宿遷人，北京信息科技大學物理與電子科學系，講師；齊臣杰（1958-），男，河南扶溝人，北京信息科技大學物理與電子科學系，教授。（北京 100192）

基金項目：本文系北京市教委科技發展計劃面上項目（項目編號：KM201110772018）、北京信息科技大學教改項目（項目編號：2010JG40）的研究成果。

中圖分類號：G642.0     文獻標識碼：A     文章編號：1007-0079（2012）04-0064-02

1958年，美國德州儀器公司展示了全球第一塊集成電路板，這標志著世界從此進入到了集成電路的時代。在近50年的時間里，集成電路已經廣泛應用于工業、軍事、通訊和遙控等各個領域。集成電路具有體積小、重量輕、壽命長和可靠性高等優點，同時成本也相對低廉，便于進行大規模生產。自改革開放以來，我國集成電路發展迅猛，21世紀第1個10年，我國集成電路產量的年均增長率超過25%，集成電路銷售額的年均增長率則達到23%。我國集成電路產業規模已經由2001年不足世界集成電路產業總規模的2%提高到2010年的近9%。我國成為過去10年世界集成電路產業發展最快的地區之一。伴隨著國內集成電路的發展，對集成電路設計相關人員的需求也日益增加，正是在這種壓力驅動下，政府從“十五”計劃開始大力發展我國的集成電路設計產業。

在20世紀末21世紀初，國內集成電路設計相關課程都是在研究生階段開設，本科階段很少涉及。不僅是因為其難度相對本科生較難接受，而且集成電路設計人員的需求在我國還未進入爆發期。我國的集成電路發展總體滯后國外先進國家的發展水平。進入21世紀后，我國的集成電路發展迅速，集成電路設計需求劇增。[1]為了適應社會發展的需要，同時也為更好地推進我國集成電路設計的發展，國家開始加大力度推廣集成電路設計相關課程的本科教學工作。經過十年多的發展，集成電路設計的本科教學取得了較大的成果，較好地推進了集成電路設計行業的發展，但凸顯出的問題也日益明顯。本文將以已有的集成電路設計本科教學經驗為基礎，結合對相關院校集成電路設計本科教學的調研，詳細分析集成電路設計的本科教學現狀，并以此為基礎探索集成電路設計本科教學的改革。

一、集成電路設計本科教學存在的主要問題

在政府的大力扶持下，自“十五”計劃開始，國內的集成電路設計本科教學開始走向正軌。從最初的少數幾個重點高校到后來眾多相關院校紛紛設置了集成電路設計本科專業并開設了相關的教學內容。近幾年本科學歷的集成電路設計人員數量逐漸增加，經歷本科教學后的本科生無論是選擇就業還是選擇繼續深造，都對國內集成電路設計人員緊缺的現狀起到了一定的緩解作用。但從企業和相關院校的反饋來看，目前國內集成電路設計方向的本科教學仍然存在很多問題，教學質量有待進一步提高，教學手段需做相應調整，教學內容應更多地適應現階段產業界發展需求。其主要存在以下幾方面問題。

首先，課程設置及課程內容不合理，導致學生學習熱情降低。現階段，對于集成電路設計，國內的多數院校在本科階段主要開設有如下課程：“固體物理”、“晶體管理”、“模擬集成電路設計”和“數字集成電路設計”（各校命名方式可能有所不同）等。固體物理和晶體管原理是方向基礎課程，理論性較強，公式推導較多，同時對學生的數學基礎要求比較高。一方面，復雜的理論分析和繁瑣的公式推導嚴重降低了本科生的學習興趣，尤其是對于很多總體水平相對較差的學生。而另外一方面，較強的數學基礎要求又進一步打擊學生的學習積極性。另外，還有一些高等院校在設置課程教學時間上也存在很多問題。例如：有些高等院校將“固體物理”課程和“半導體器件物理”課程放在同一個學期進行教學，對于學生來說，沒有固體物理的基礎就直接進入“晶體管原理”課程的學習會讓學生很長一段時間都難以進入狀態，將極大打擊學生的學習興趣，從而直接導致學生厭學甚至放棄相關方向的學習。而這兩門課是集成電路設計的專業基礎課，集成電路設計的重點課程“模擬集成電路設計”和“數字集成電路設計”課程的學習需要這兩門課的相關知識作為基礎，如果前面的基礎沒有打好，很難想象學生如何進行后續相關專業知識的的學習，從而直接導致學業的荒廢。

其次，學生實驗教學量較少，學生動手能力差。隨著IC產業的發展，集成電路設計技術中電子設計自動化（Electronic design automatic，EDA）無論是在工業界還是學術界都已經成為必備的基礎手段，一系列的設計方法學的研究成果在其中得以體現并在產品設計過程中發揮作用。因此，作為集成電路設計方向的本科生，無論是選擇就業還是選擇繼續深造，熟悉并掌握一些常用的集成電路設計EDA工具是必備的本領，也是促進工作和學習的重要方式。為了推進EDA工具的使用，很多EDA公司有專門的大學計劃，高校購買相關軟件的價格相對便宜得多。國家在推進IC產業發展方面也投入了大量的資金，現在也有很多高等院校已經具備購買相關集成電路設計軟件的條件，但學生的實際使用情況卻喜憂參半。有些高校在培養學生動手能力方面確實下足功夫，學生有公用機房可以自由上機，只要有興趣學生可以利用課余時間摸索各種EDA軟件的使用，這對他們以后的工作和學習奠定了很好的基礎。但仍然還有很多高校難以實現軟件使用的最大化，購買的軟件主要供學生實驗課上使用，平時學生很少使用，實驗課上學到的一點知識大都是教師填鴨式灌輸進去的，學生沒有經過自己的摸索，畢業后實驗課上學到的知識已經忘得差不多了，在后續的工作或學習中再用到相關工具時還得從頭再來學習。動手能力差在學生擇業時成為一個很大的不足。[2]

再者，理工分科紊亂，屬性不一致。集成電路設計方向從專業內容及專業性質上分應該屬于工科性質，但很多高校在專業劃分時卻將該專業劃歸理科專業。這就使得很多學生在就業時遇到問題。很多招聘單位一看是理科就片面認為是偏理論的內容，從而讓很多學生錯失了進一步就業的好機會。而這樣的結果直接導致后面報考該專業的學生越來越少，最后只能靠調劑維持正常教學。其實，很多高校即使是理科性質的集成電路設計方向學習的課程和內容，與工科性質的集成電路設計方向是基本一致的，只是定位屬性不一致，結果卻大相徑庭。

二、改革措施

鑒于目前國內集成電路設計方向的本科教學現狀，可以從以下幾個方面改進，從而更好地推進集成電路設計的本科教學。

1.增加實驗教學量

現階段的集成電路本科教學中實驗教學量太少，以“模擬集成電路設計”課程為例，多媒體教學量40個學時但實驗教學僅8個學時。相對于40個學時的理論學習內容，8個學時的實驗教學遠遠不能滿足學生學以致用或將理論融入實踐的需求。40個學時的理論課囊括了單級預算放大器、全差分運算放大器、多級級聯運算放大器、基準電壓源電流源電路、開關電路等多種電路結構，而8個學時的實驗課除去1至2學時的工具學習，留給學生電路設計的課時量太少。

在本科階段就教會學生使用各種常用EDA軟件，對于增加學生的就業及繼續深造機會是非常必要的。一方面，現在社會的競爭是非常激烈的，很少有單位愿意招收入職后還要花比較長的時間專門充電的新員工，能夠一入職就工作那是最好不過的。另一方面，實驗對于學生來說比純理論的學習更容易接受，而且實驗過程除了可以增加學生的動手操作能力，同樣會深化學生對已有理論知識的理解。因此，在實踐教學工作中，增加本科教學的實驗教學量可以有效促進教學和增進學生學習興趣。

2.降低理論課難度尤其是復雜的公式推導

“教師的任務是授之以漁，而不是授之以魚”，這句話對于集成電路設計專業老師來說恰如其分。對于相同的電路結構，任何一個電路參數的變化都可能會導致電路性能發生翻天覆地的變化。在國際國內，每年都會有數百個新電路結構專利產生，而這些電路的設計人員多是研究生或以上學歷人員，幾乎沒有一個新的電路結構是由本科生提出的。

對于本科生來說，他們只是剛剛涉足集成電路設計產業，學習的內容是最基礎的集成電路相關理論知識、電路結構及特點。在創新方面對他們沒有過多的要求，因此他們不需要非常深刻地理解電路的各種公式尤其是復雜的公式及公式推導，其學習重點應該是掌握基礎的電路結構、電路分析基本方法等，而不是糾結于電路各性能參數的推導。例如，對于集成電路設計專業的本科必修課程――“固體物理”和“晶體管原理”，冗長的公式及繁瑣的推導極大地削弱了學生的學習興趣，同時對于專業知識的理解也沒有太多的益處。[3]另外，從專業需要方面出發，對于集成電路設計者來說更多的是需要學生掌握各種半導體器件的基本工作原理及特性，而并非是具體的公式。因此，減少理論教學中繁瑣的公式推導，轉而側重于基本原理及特性的物理意義的介紹，對于學生來說更加容易接受，也有益于之后“模擬集成電路”、“數字集成電路”的教學。

3.增加就業相關基礎知識含量

從集成電路設計專業進入本科教學后的近十年間本科生就業情況看，集成電路設計專業的本科生畢業后直接從事集成電路設計方向相關工作的非常少，多數選擇繼續深造或改行另謀生路。這方面的原因除了因為本科生在基本知識儲備方面還不能達到集成電路設計人員的要求外，更主要的原因是隨著國家對集成電路的大力扶持，現在開設集成電路設計相關專業的高等院校越來越多，很多都是具有研究生辦學能力的高校，也就是說有更多的更高層次的集成電路設計人才在競爭相對原本就不是很多的集成電路設計崗位。

另外一方面，集成電路的版圖、集成電路的工藝以及集成電路的測試等方面也都是與集成電路設計相關的工作，而且這些崗位相對于集成電路設計崗位來說對電路設計知識的要求要低很多。而從事集成電路版圖、集成電路工藝或集成電路測試相關工作若干年的知識積累將極大地有利于其由相關崗位跳槽至集成電路設計的相關崗位。因此，從長期的發展目標考慮，集成電路設計專業本科畢業生從事版圖、工藝、測試相關方向的工作可能更有競爭力，也更為符合本科生知識儲備及長期發展的需求。這就對集成電路設計的本科教學內容提出了更多的要求。為了能更好地貼近學生就業，在集成電路設計的本科教學內容方面，教師應該更多地側重于基本的電路版圖知識、硅片工藝流程、芯片測試等相關內容的教學。

三、結論

集成電路產業是我國的新興戰略性產業，是國民經濟和社會信息化的重要基礎。大力推進集成電路產業的發展，必須強化集成電路設計在國內的本科教學質量和水平，而國內的集成電路設計本科教學還處在孕育發展的嶄新階段，它是適應現代IC產業發展及本科就業形勢的，但目前還存在很多問題亟待解決。本文從已有的教學經驗及調研情況做了一些分析，但這遠沒有涉及集成電路設計專業本科教學的方方面面。不過，可以預測，在國家大力扶持下，在相關教師及學生的共同努力下，我國的集成電路設計本科教學定會逐步走向成熟，更加完善。

參考文獻：

[1]王為慶.高職高專《Protel電路設計》教學改革思路探索[J].考試周刊,2011,(23).

篇5

關鍵詞：集成電路設計企業；成本核算

中圖分類號：F23 文獻標識碼：A

收錄日期：2015年8月30日

一、前言

集成電路的整個產業鏈包括三大部分，即集成電路設計、生產制造和封裝及測試。由于集成電路行業在我國起步晚，目前最尖端的集成電路企業幾乎全被外資壟斷，因此國家從改革開放以來，逐年加大集成電路產業的投入。近年來，我國的集成電路企業飛速發展，規模逐年擴大。根據中國半導體行業協會統計，2015年第一季度中國集成電路產業銷售額為685.5億元。其中，IC設計銷售額為225.1億元，生產制造業銷售額為184.9億元，封裝測試銷售額為275.5億元。作為集成電路產業的IC設計得到國家的大力鼓勵發展，以期望由IC設計帶動整個中國的集成電路產業。我國的集成電路企業主要分布在長三角、珠三角、京津地區和西部的重慶、西安和武漢等。其中，長三角地區集中了全國約55%的集成電路制造企業、80%的集成電路封裝測試企業和近50%的集成電路設計企業，該區域已經形成了包括集成電路的研發、設計、芯片制造、封裝測試及其相關配套支撐等在內的完整產業鏈條。

集成電路行業是一個高投入、高產出和高風險的行業，動輒幾十億元甚至幾百億元的投入才能建成一條完整的生產線。國務院在2000年就開始下發文件鼓勵軟件和集成電路企業發展，從政策法規方面，鼓勵資金、人才等資源向集成電路企業傾斜；2010年和2012年更是聯合國家稅務總局下發文件對集成電路企業進行稅收優惠激勵，2013年國家發改委等五部門聯合下發了發改高技[2013]234號文，凡是符合認定的集成電路設計的企業均可以享受10%的所得稅優惠政策。因此，對于這樣一個高投入、高技術、高速發展的產業，國家又大力支持的產業，做好成本核算是非常必要的。長期以來，集成電路設計企業由于行業面較窄，又屬于高投入、復雜程度不斷提高的行業，成本核算一直沒有一個明確的核算方法。

二、集成電路設計生產流程

集成電路設計企業是一個新型行業的研發設計企業，跟常規企業的工作流程有很大區別，如下圖1。（圖1）集成電路設計企業在收到客戶的產品設計要求后，根據產品需求進行IC設計和繪圖，設計過程中需要選擇相應的晶圓材料，以便滿足設計需求。設計完成后需要把設計圖紙制造成光刻掩膜版作為芯片生產的母版，在IC生產環節，通過光刻掩膜版在晶圓上生產出所設計的芯片產品。生產完成后進入下一環節封裝，由專業的封裝企業對所生產的芯片進行封裝，然后測試相關芯片產品的參數和性能是否達到設計要求，初步測試完成后，把芯片產品返回集成電路設計企業，由設計企業按照相關標準進行出廠前的測試和檢驗，最后合格的芯片將會發給客戶。

對于集成電路設計企業來說，整個集成電路生產流程都需要全方位介入，每個環節都要跟蹤，以便設計的產品能符合要求，一旦一個環節出了問題，例如合格率下降、封裝不符合要求等，設計的芯片可能要全部報廢，無法返工處理，這將會對集成電路設計企業帶來很大損失。

三、成本核算方法比較

傳統企業的成本核算方法一般有下面幾種：

（一）品種法：核算產品成本的品種法是以產品的品種為成本計算對象，歸集費用，計算產品成本的一種方法。品種法一般適用于大量大批單步驟生產類型的企業，如發電、采掘等企業。在這種類型的企業中，由于產品的工藝流程不能間斷，沒有必要也不可能劃分生產步驟計算產品成本，只能以產品品種作為成本計算對象。

品種法除廣泛應用于單步驟生產類型的企業外，對于大量大批多步驟生產類型的企業或者車間，如果其生產規模小，或者按流水線組織生產，或者從原材料投入到產品產出的全過程是集中封閉式的生產，管理上不要求按照生產步驟計算產品成本，也可以采用品種法計算成本，如小型水泥廠、磚瓦廠、化肥廠、鑄造廠和小型造紙廠等。

按照產品品種計算成本，是產品成本計算最基礎、最一般的要求。不論什么組織方式的制造企業，不論什么生產類型的產品，也不論成本管理要求如何，最終都必須按照產品品種計算出產品成本。因此，品種法是最基本的成本計算方法。

（二）分批法：分批法亦稱訂單法，它是以產品的批別（或訂單）為計算對象歸集費用并計算產品成本法的一種方法。分批法一般適用于單件小批生產類型的企業，如船舶、重型機械制造企業以及精密儀器、專用設備生產企業。對于新產品的試制，工業性修理作業和輔助生產的工具模具制造等，也可以采用分批法計算成本。在單件小批生產類型企業中，通常根據用戶的訂單組織產品生產，生產何種產品，每批產品的批量大小以及完工時間，均要根據需求單位加以確定。同時，也要考慮訂單的具體情況，并結合企業的生產負荷程度合理組織產品的批次及批量。

（三）分步法：分布法是以產品的品種及其所經過的生產步驟作為成本計算對象，歸集生產費用，計算各種產品成本及其各步驟成本的一種方法。分布法主要適用于大量大批復雜生產的企業，如紡織、冶金、造紙等大批量、多步驟生產類型的企業。例如，鋼鐵企業可分為煉鐵、煉鋼、軋鋼等生產步驟。在這種企業里，其生產過程是由若干個在技術上可以間斷的生產步驟組成的，每個生產步驟除了生產出半成品（最后步驟為產品）外，還有一些處于加工階段的在產品。已經生產出來的半成品及可以用于下一生產步驟的再加工，也可以對外銷售。

（四）作業成本法：作業成本法是一個以作業為基礎的管理信息系統。它以作業為中心，作業的劃分從產品設計開始，到物料供應；從工藝流程的各個環節、總裝、質檢到發運銷售全過程，通過對作業及作業成本的確認計量，最終計算出相對準確的產品成本。同時，經過對所有與產品相關聯作業的跟蹤，消除不增值作業，優化作業鏈和價值鏈，增加需求者價值，提供有用信息，促進最大限度的節約，提高決策、計劃、控制能力，以最終達到提高企業競爭力和獲利能力，增加企業價值的目的。

由于集成電路設計企業的特殊生產工藝流程，集成電路設計企業的主要生產和封裝、測試都是在第三方廠家進行，分批法、分步法和作業成本法都不太適合作為集成電路設計企業的成本核算方法，所以品種法將作為集成電路設計企業的基礎成本核算方法。

四、IC產品的品種法

品種法作為一種傳統的成本核算方法，在集成電路設計企業里是十分實用的。由于集成電路設計企業的生產流程比較特殊，產品從材料到生產、封裝、測試，最后回到集成電路設計企業都是在第三方廠商進行，每一個環節的成本費用無法及時掌握，IC產品又有其特殊性，每種產品在生產過程中，不僅依賴于設計圖紙，而且依賴于代工的工藝水平，每個批次的合格率并不盡相同，其成品率通常只有在該種產品的所有生產批次全部回到設計企業并通過質量的合格測試入庫時才能準確得出，然而設計企業的產品并不是一次性全部生產出來，一般需要若干個批次，或許幾十上百個批次加工，在最后幾個批次返回設計企業時，早期的許多批次產品早已經發給客戶使用了，因此集成電路設計企業的按品種進行成本核算應該是有一定預期的品種法，即需要提前預估該種產品的成品率或廢品率，盡量準確核算每一個IC產品的成本。

五、結語

集成電路設計是個技術發展、技術更新非常迅速的行業，IC設計企業要在這個競爭非常激烈的行業站住腳跟或者有更好的發展，就必須緊密把握市場的變化趨勢，不斷的進行技術創新、改進技術或工藝，及時調整市場需求的產品設計方向，持續不斷的通過科學合理的成本控制手段，從技術上和成本上建立競爭優勢；同時，充分利用國家對于集成電路產業的優惠政策，特別是對集成電路設計企業的優惠政策，加大重大項目和新興產業IC芯片應用的研發和投資力度；合理利用中國高等院校、科研院所在集成電路、電子信息領域的研究資源和技術，實現產學研相結合的發展思路，縮短項目的研發周期；通過各種途徑加強企業的成本控制手段，來達到提高中國IC設計企業整體競爭實力，擴大市場份額。

主要參考文獻：

[1]中國半導體行業協會.cn.

篇6

關鍵詞：無刷直流電動機 反電勢 DSP

中圖分類號：TM33 文獻標識碼：A 文章編號：1007-9416（2014）05-0177-02

隨著微機控制技術的發展，特別是以單片微機及數字信號處理器DSP為控制核心的微機控制技術的迅速發展，現代調速系統已進入到全數字化的調速系統時代。根據調速系統方案在MPLAB系統開發平臺上運用匯編語言對電機進行反電動勢過零檢測法編程、調試，實現無刷直流電動機的數字控制。

1 關于電機參數的計算

1.1 調節計算

由于驅動系統在采集低速下感應電動勢困難，電動機在低于800轉/分時相電壓難以測量，運行很不穩定，通過試驗把最低轉速定為800轉/分。

電動機為5對磁極，電角度每轉一周，即機械角度每轉72度進行一次速度計算更新，所以速度調節周期要略大于速度計算周期，爭取達到速度計算更新與速度調節同步。本試驗設置速度調節周期為15ms。電流比例調節為每0.0001s一次，與電機頻率相同。

1.2 感應電動勢的計算

每次PWM時基中斷以后對參考電流與三相電壓采樣一次，通過A/D轉換轉變成數字。由于在過零點的左右兩側符號不同，可以直接檢測不通電相與三相電壓和的差值，如果符號變化則說明經過了過零點。這樣我們可以直接用3倍的感應電動勢減去三相電壓和。

1.3 濾除換相干擾

換相瞬間會產生電磁干擾，此時檢測相電壓會產生較大誤差。又因為換相后感應電動勢不會立即進入過零點，所以一般會延遲1-2個PWM周期，延遲后再進行過零檢測。

由于剛換流時B相繞組反電勢為負值，因此繞組中性點相對于負極N的電壓超過直流母線電壓的2/3，比換流前的/2要增大很多，B相繞組電流會隨著自身反電勢減小和相電壓增大而加快衰減，特別是轉速較高時B相繞組電流的衰減將會非常迅速。C相繞組具有較大的反相電壓，因此繞組電流會增長很快，但增大的速度會隨著B相繞組反電勢的減小而減小。A相繞組相電壓首先因中性點電壓上升而減小，相電流也會因此減小。但隨著B相繞組反電勢減小，A相相電壓又不斷回升，A相繞組電流減小得到抑制并又回升，等到B相電流衰減到0時，B相繞組沒有電流續流二極管關斷，中性點電壓恢復到/2的水平，并且A相和C相繞組電流大小相等，這時控制又進入兩相斬波導通狀態[1]。

1.4 換相時刻計算及其補償

延遲時間的估算：通過電角度轉過一周所用的PWM周期數除以12得到轉過電角度所用的平均時間，以這個時間作為下一轉六個過零點與相應的換相點之間的延遲時間。

反電勢法必然存在轉子位置檢測誤差Δθ，并最終影響無刷電機換流角（用γ1表示）。而且，由于相電壓中往往含有大量干擾信號，影響電壓比較器的正常工作，因此需要用無源濾波器對相電壓或端電壓信號進行深度濾波。隨著電機工作頻率的變化，濾波器的相移也會變化并影響無刷電機換流角，用γ2表示。則總的換流角γ=γ1+γ2。通常γ為負值，表示超前換流[2]。

在本試驗中，通過示波器觀測并與一些經驗補償角度對照，得出以下補償角度的表格[3]。

1.5 電動機的啟動

本試驗采用預定位啟動。

啟動時先對任意兩相通電，使起轉到換相臨界點，通過延遲1s等待電動機停止震蕩。延遲后立即換相，使電動機轉動。

根據動力學方程

解得電動機轉一轉所需的時間為：

這里延遲時間的初值設定為4.8ms。

由于無刷直流電動機在啟動時電流大約是額定電流的4.5倍，所以應避免啟動電流過大，如要限制啟動電流大小，本試驗采用改變端電壓大小的軟件方法限定占空比，使啟動電流不超過預先設定值。假設直流母線電壓作用于定子電樞繞組的時間為兩相功率管導通時間，那么在忽略電樞電阻壓降情況下直流母線電壓主要作用于電樞電感，其公式為：

因此，如果限制定子電樞電流最大值等于允許采樣電流最大值（小于啟動電流值），那么可以由式（3）得到電機啟動時直流母線電壓占空比最大值。

根據式（4）和PWM開關周期可以確定電機零速啟動時最大占空比。

這里本試驗初始啟動限制占空比設定為29.89%。

2 程序框圖

主程序如（圖1）所示。

3 結語

探討了反電動勢過零檢測法補償，通過試驗觀測波形針對補償，提高了換相點精度。根據反電動勢過零檢測法原理，利用軟件測量法替代了硬件比較電路，節約了成本，提高了系統的可靠性。

參考文獻

[1]謝寶昌，任永德.電動機的DSP控制技術及其應用.北京：北京航空航天大學出版社，2005

篇7

關鍵詞：實踐能力培養；電路分析；教學模式改革；民辦院校

作者簡介：王二萍（1980-），女，河南鄭州人，黃河科技學院信息工程學院，講師；張洋洋（1982-），男，河南洛陽人，黃河科技學院信息工程學院，副教授。（河南 鄭州 450006）

基金項目：本文系河南省教育廳人文科學研究項目（項目編號：2013-GH-190）、黃河科技學院教育教學改革研究項目（項目編號：JM2012007）的研究成果。

中圖分類號：G642.0 文獻標識碼：A 文章編號：1007-0079（2013）36-0124-02

課程改革是教學工作的落腳點，是大學教學改革過程中的一項重要內容，它是實現大學人才培養目標的知識框架體系。人才培養的規格和模式最終需要通過課程體系的構建和教學來實現。任何一所名牌高校的課程設置，往往都有自己鮮明的特色，民辦三本院校要想保有自己的特色，就必須從課程改革做起。“電路分析”課程是黃河科技學院（以下簡稱“我校”）電類各專業的重要技術基礎課程，該課程的教學效果直接影響電類各專業后續課程的進行，進而影響著人才培養目標落實的程度。

“電路分析”是研究電路及其規律的一門學科，是電類各專業的重要技術基礎課程，[1]在我校面向電子信息工程、通信工程、測控技術與儀器和光電信息工程等專業開設，計劃學時為84，理論講授學時為64，實驗學時為20。“電路分析”課程不僅是電類各專業學習后繼課程的基礎，也直接為解決電工電子工程中的實際問題服務，具有基礎科學和技術科學的二重性，這種二重性決定了“電路分析”在電類各專業學生知識結構中的重要地位，在人才培養過程中起著十分重要的作用。[2]

一、現行“電路分析”教學中存在的問題

現行的“電路分析”課程體系是學科性體系，注重科學化、理論化，分立元件電路系統，在這個體系下實施的課程教學往往只能講到器件、電路，對電路系統的應用基本不涉及。目前，該課程教學基本能滿足人才培養的需求，但對提高學生創新能力、適應快速發展的社會需求方面尚顯不足，[3]主要表現為幾個方面。

1.培養實踐能力的目標不明確

隨著市場經濟的建立和發展，社會對人才的要求發生了深刻的變化，高等工程教育也正在以注重專業教學和技能培養轉向普遍的工程基礎教育和智力開發。顯然，過去那種重理論、輕實踐的教學方法是適應不了這種新形勢的。一個最現實的現象就可以說明這個問題。例如，雖然相關的理論知識是學過了，很多學生在實驗中遇到電路問題仍然是無從下手，只能急于問老師。另外，現有的學時分配是理論64學時，實驗20學時，共84學時。教材內容多，總體學時少，與實驗教學內容聯系又不夠緊湊，使教師對教材的處理及指導實踐過程的難度加大。這些充分說明應該從教學計劃、教學內容、教學方法等各方面做深入細致的分析，研究出相應的對策以改變現狀。

2.課程內容體系重全面但細節不夠突出

現行的“電路分析”課程采用的教材是邱關源主編，羅先覺修訂的《電路（第五版）》，該教材內容體系的完整性好，系統性強，力求概括現代電路理論的方方面面。但正是這種完整性凸顯了該教材在知識點細節的處理上無法很深入，對于我校三本類的學生，使用該教材學習“電路分析”稍顯吃力。

3.教學方法和教學手段單一

目前主要是板書，這種授課方式雖然節奏適中，使學生有時間理解、吸收知識，有很大的思考、練習及討論空間。但也存在一些缺點：不形象、不直觀、教學面窄，這樣就會使學生普遍感覺該課程知識枯燥難懂，缺乏學習興趣和自主性，導致學生理論知識基礎差，實踐動手能力不足，自主分析問題、解決問題的能力欠缺，這與我校“應用型人才”的培養宗旨和本專業人才培養目標有一定差距。

4.“電路分析”課程在專業課程體系中的重要性沒有充分體現出來

“電路分析”是電子信息工程、通信工程、測控技術與儀器和光電信息工程專業的核心骨干課，本課程提供了上述專業后續專業基礎課的主要分析方法和邏輯思維能力的培養。如果本課程掌握不好，將會影響整個專業的最后培養效果，因而其影響之大，作用之廣是顯而易見的，所以急待改革。

以上表明，現行的課程內容及教學方式和方法已不能適應現代電子、通信等專業的發展要求，也不符合民辦三本院校重應用能力培養的辦學宗旨。由此教學內容與實際學時分配、教學內容與學生專業需求的矛盾都急劇突顯，迫切需要對“電路分析”課程體系、內容以及教學方法進行改革。

二、教學模式改革進行的內容

“電路分析”是電類專業的重要技術基礎課。其任務是：通過本課程的教學，使學生掌握電路的基本理論知識、基本分析計算方法和基本實驗技能，為學習后續課程打好基礎。按過去的教學大綱要求，理論教學64學時，實踐教學20學時，為適應新的形勢，修訂教學大綱，調整教學計劃和教學內容，改進教學方法勢在必行。

1.改革“電路分析”理論教學內容體系，服務重實踐的整體目標

現行教材內容體系較全面，為了兼顧各類高等學校強電和弱電類各專業的需要，內容涉及面很廣 。其中除了講解電路理論中必備的相關知識如線性電阻電路的靜態分析、含線性動態元件的電路的動態分析、一般非線性電路的分析等，還涉及到與各種專業接軌的內容。這種局面就導致為了面面俱到而在重點內容上有失細致。對于黃河科技學院三本類的學生來說，基礎知識原本就相對薄弱，使用這樣“注重全面，有失細節”的教材，如果老師授課時又沒有把握好對具體內容的處理方式，那么最終很容易造成老師疲于教授理論，學生疲于應付，該掌握的基礎應用知識也沒能掌握，當然也無法在實踐環節中“學以致用”。因此，當務之急必須對教學內容體系進行改革，根據民辦三本院校學生接受的標準，并本著為實踐服務的宗旨對“電路分析”的理論教學內容進行合理的取舍。

2.改革“電路分析”實踐教學環節，突出對基本實踐應用能力的培養，激發學生的創新意識

“電路實驗”是“電路分析”課程教學過程必不可缺的環節，同時也是電子技術實驗、課程設計、畢業設計等實踐性教學環節的基礎課程。在實際教學中，普遍存在著兩種傾向：一種是把實驗看成是理論教學的補充，內容往往只是驗證性實驗，學生只是簡單記錄數據；另一種則過于強調綜合設計性實驗和培養創新能力，而忽略教師的引導以及基礎技能的訓練，反而影響對后續實踐環節的學習。通常開設“電路實驗”課程時，學生一般剛剛接觸到專業基礎課，缺乏系統的電子電路知識和基本的動手實驗能力，更缺乏活躍的設計思維能力，不足以進行大型綜合性的實驗。[4]為了使電路實驗達到提高動手能力，培養理論指導實踐的能力和創新能力的教學目標，同時為提高實驗教學質量，很有必要對電路實驗的教學方案、內容和方法進行改革嘗試。

3.改革教學方法和教學手段，使之成為貫徹新教改理念的最佳授課方式

教學方法和教學手段都是為教學內容服務的。純粹板書授課不形象、不直觀、教學面窄，這樣就會使學生普遍感覺該課程知識枯燥難懂，缺乏學習興趣和自主性。最終導致學生理論知識基礎差，實踐動手能力不足，自主分析問題、解決問題的能力欠缺。所以也需要充分利用現代化的教學設備和手段，如通過電視、投影、教學模型等教具來進行形象化教學，以加速學生對問題的理解，提高教學效果。

不僅理論教學需要引入現代計算機技術的優秀成果來豐富教學內容，提高學生學習本課程的積極性、主動性，實驗教學中也可以考慮采用相應的電路仿真軟件，如Matlab、Multisim、Pspice等，來實現電路實驗的分析、設計和仿真。

4.改革“電路分析”課程的教學計劃，突出其專業基礎課的核心地位

“電路分析”現有的授課總學時只有84，理論64，實驗20，雖然為了突出應用能力的培養可以對一部分內容進行壓縮或刪簡，但是作為這門課程的核心，電路分析的方法必須讓學生透徹掌握，所以理論教學只有64學時仍然顯得捉襟見肘。在實驗教學部分僅有20學時只能勉強安排驗證性實驗，沒有安排仿真性和設計性實驗的空間，對于這方面能力的培養就無法實現。所以很有必要對“電路分析”現有的教學計劃進行調整，對教學大綱和教學內容同步改革。根據新的教學計劃和教學內容的安排，“電路分析”總學時應該改為100學時。理論學時需要在原有基礎上增加10學時，增加的學時重點放在強化線性電阻電路的分析方法、動態電路的分析方法、正弦穩態電路的分析方法上面，力求讓學生通過本課程理論內容的學習能夠掌握分析一般實際電路的問題的能力。為了把提高學生動手實踐能力和實際應用能力落到實處，根據新的實驗內容的安排，實驗學時應該增加6學時，主要用來進行仿真性實驗。

5.改革考核方法，重點考查實踐應用能力

“電路分析”課程教學重在培養學生分析問題、解決問題的能力，[5]而技能考試更能考查出學生實際操作動手能力、對理論的理解狀況和掌握程度。為此在原有基礎上把仿真性和設計性實驗項目也納入到考核范圍，即減少理論課成績比例，加重實踐課成績比例，將學生從大量記憶公式中解放出來：平時成績占10%，實驗成績10%，綜合技能成績20%，考試卷面成績60%。

三、結語

目前，我國工業化發展迅速，社會對工程技術人才需求的巨大缺口和大學生職業素質差導致就業難的階段性矛盾日益突出。對于三本類民辦院校來說，人才培養的主要目標是強化實踐應用能力的培養，提高學生實踐能力和創新能力，以適應社會發展需要。上述教學模式改革的設計過程已經經過多位電類課程教學方面的專家討論，一致認為這一改革過程有助于實踐能力的培養。

參考文獻：

[1]鄭君里，龔紹文.電路原理課程改革之路[J].電氣電子教學學報，

2007，29（3）：1-7.

[2]龔紹文，鄭君里，于歆杰.電路課程的歷史、現狀和前景[J].電氣電子教學學報，2011，33（6）：5-12.

[3]朱桂萍，陸文娟，劉秀成，等.“電路原理”課程教學改革的理念與實踐[J].電氣電子教學學報，2012，（1）：1-8.

篇8

關鍵詞：版圖設計；九天EDA系統；D觸發器

Full-Custom Layout Design Based on the Platform

of Zeni EDA System

YANG Yi-zhong , XIE Guang-jun, Dai Cong-yin

（Dept. of Applied Physics, Hefei University of Technology, Hefei 230009, China）

Abstract: Layout of D flip-flop based on some basic units such as inverter has been designed by using platform of Zeni EDA software system produced by China Integrated Circuit Design Center, adopting 0.6um Si-gate CMOS process, following a full-custom IC design flow of back-end, i.e. the construction of basic cell libraries, placement & routing and then layout verification, which is used for data collection unit. Layout design technique about elementary logic gate of digital circuit has been discussed in detail. The layout has been used in an IC. The result shows that design using Zeni EDA software system satisfies design requirement exactly.

Key words: layout design; Zeni EDA system; D flip-flop

1引言

集成電路（Integrated Circuit，IC）把成千上萬的電子元件包括晶體管、電阻、電容甚至電感集成在一個微小的芯片上。集成電路版圖設計的合理與否、正確與否直接影響到集成電路產品的最終性能[1]。目前，集成電路版圖設計的EDA （ Electronic Design Automation）工具較多，但主流的集成電路版圖設計的EDA工具價格昂貴，而我國自主開發的九天EDA系統，具有很高的性價比，為我們提供了理想的集成電路設計工具。

2基本概念

2.1 版圖

版圖是將三維的立體結構轉換為二維平面上的幾何圖形的設計過程，是一組相互套合的圖形，各層版圖相應于不同的工藝步驟，每一層版圖用不同的圖案來表示。它包括了電路尺寸、各層拓撲定義等器件的相關物理信息，是設計者交付給代工廠的最終輸出。

2.2 版圖設計

它將電路設計中的每一個元器件包括晶體管、電阻、電容等以及它們之間的連線轉換成集成電路制造所需要的版圖信息。主要包括圖形劃分、版圖規劃、布局布線及壓縮等步驟[2]。版圖設計是實現集成電路制造的必不可少的環節，它不僅關系到集成電路的功能是否正確，而且會在一定程度上影響集成電路的性能、面積、成本與功耗及可靠性等[3]。版圖設計是集成電路從設計走向制造的橋梁。

2.3 集成電路版圖實現方法

集成電路版圖實現方法可以分為全定制（Full-Custom）設計和半定制（Semi-Custom）設計[4]。半定制設計方法包括門陣列設計方法、門海設計方法、標準單元設計方法、積木塊設計方法及可編程邏輯器件設計方法等。全定制設計方法是利用人機交互圖形系統，由版圖設計人員從每一個半導體器件的圖形、尺寸開始設計，直至整個版圖的布局和布線。全定制設計的特點是針對每一個元件進行電路參數和版圖參數的優化，可以得到最佳的性能以及最小的芯片尺寸，有利于提高集成度和降低生產成本。隨著設計自動化的不斷進步，全定制設計所占比例逐年下降[5]。

3九天EDA系統簡介

華大電子推廣的應用的九天EDA系統是我國自主研發的大規模集成電路設計EDA工具，與國際上主流EDA系統兼容，支持百萬門級的集成電路設計規模，可進行國際通用的標準數據格式轉換，它已經在商業化的集成電路設計公司以及東南大學等國內二十多所高校中得到了應用，特別是在模擬和高速集成電路的設計中發揮了作用，成功開發出了許多實用的集成電路芯片[6]。其主要包括下面幾個部分[7]：ZeniSE（ Schematic Editor）原理圖編輯工具，它可以進行EDIF格式轉換，支持第三方的Spice仿真嵌入； ） ZeniPDT （ Physical Design Tool）版圖編輯工具；它能提供多層次、多視窗、多單元的版圖編輯功能，同時能夠支持百萬門規模的版圖編輯操作；ZeniVERI （ Physical Design Verification Tools）版圖驗證工具它可以進行幾何設計規則檢查（DRC） 、電學規則檢查（ ERC） 及邏輯圖網表和版圖網表比較（LVS）等。

版圖設計用到的工具模塊是ZeniPDT，它具備層次化編輯和在線設計規則檢查能力，并提供標準數據寫出接口。其設計流程如圖1所示[8]，

4設計實例

任何一個CMOS數字電路系統都是由一些基本的邏輯單元（非門、與非門、或非門等）組成，而基本單元版圖的設計是基于晶體管級的電路圖設計的。因而在版圖設計中，主要涉及到如何設計掩膜版的形狀、如何排列晶體管、接觸孔的位置的安排以及信號引線的位置安排等。以下以一個用于數據采集的D觸發器為例進行設計。

4.1 D觸發器電路圖及工作原理

D觸發器電路圖，如圖2所示，此電路圖是通過九天EDA系統工具的ZSE模塊構建的，其基本工作原理是：首先設置CLB=1。當時鐘信號CLK=0時，DATA信號通過導通的TG1進入主寄存器單元，從寄存器由于TG4的導通而形成閉合環路，鎖存原來的信號，維持輸出信號不變。當CLK從0跳變到1時，主寄存器單元由于TG2的導通而形成閉合回路，鎖存住上半拍輸入的DATA信號，這個信號同時又通過TG3經一個與非門和一個反相器到達Q端輸出。當CLK再從1跳變到0時，D觸發器又進入輸入信號并鎖存原來的輸出狀態。對于記憶單元有時必須進行設置，電路中的CLB信號就擔當了觸發器置0 的任務。當CLB=0時，兩個與非門的輸出被強制置到1，不論時鐘處于0還是1，輸出端Q均被置為0。

4.2 D觸發器子單元版圖設計

圖2所示的D觸發器由五個反相器、兩個與非門、兩個傳輸門和兩個鐘控反相器組成。選擇適當的邏輯門單元版圖，用這些單元模塊構成D觸發器。

對于全定制的集成電路版圖設計，需要工作平臺，包括設計硬件、設計使用的EDA軟件以及版圖設計的工藝文件和規則文件。此D觸發器的設計硬件是一臺SUN Ultra10工作站，設計軟件是九天EDA系統，采用0.6um硅柵CMOS工藝。

CMOS反相器是數字電路中最基本單元，由一對互補的MOS管組成。上面為PMOS管（負載管），下面為NMOS管（驅動管）。由反相器電路的邏輯“非”功能可以擴展出“與非”、“或非”等基本邏輯電路，進而得到各種組合邏輯電路和時序邏輯電路。

在電路圖中，各器件端點之間所畫的線表示連線，可以用兩條線的簡單交叉來表示。但對于具體的物理版圖設計，必須關心不同連線層之間物理上的相互關系。在硅CMOS工藝中，不能把N型和 P型擴散區直接連接。因此，在物理結構上必須有一種實現簡單的漏極之間的連接方法。例如，在物理版圖中至少需要一條連線和兩個接觸孔。這條連線通常采用金屬線。可得如圖3（a）所示的反相器的局部的符號電路版圖。同理，可以通過金屬線和接觸孔制作MOS管源端連接到電源VDD和地VSS的簡單連線，如圖3（b）所示。電源線和地線通常采用金屬線，柵極連接可以用簡單的多晶硅條制作。圖3（c）給出了最后的符號電路版圖。

通過九天版圖設計工具繪制的反相器版圖如圖4所示。其他基本單元的版圖可依此建立。

4.3 D觸發器版圖設計

先建立一個名為DFF的庫，然后把建立的各個單元版圖保存在DFF庫中，同時在庫中建立名為dff的新單元。調用各子單元，并進行相應D觸發器的版圖布局，接著就是單元間的連線。主要用到的層是金屬1、金屬2和多晶硅進行連接布線。接觸孔是用來連接有源區和金屬1，通孔用來連接金屬1和金屬2，多晶硅和多晶硅以及相同層金屬之間可以直接連接。版圖設計完成后，再利用版圖驗證工具ZeniVERI對該版圖進行了版圖驗證。最后，經過驗證后D觸發器的版圖如圖5所示。

5結語

在分析CMOS 0.6um設計規則和工藝文件后，采用九天EDA系統，以D觸發器為例進行了版圖設計。實踐表明，九天EDA系統工具具有很好的界面和處理能力。該版圖已用于相關芯片的設計中，設計的D觸發器完全符合設計要求。

參考文獻

[1] Chen A, Chen V, Hsu C. Statistical multi-objective optimization and its application to IC layout design for E-tests[C]. 2007 International Symposium on Semiconductor Manufacturing, ISSM - Conference Proceedings, 2007, 138-141.

[2] 程未, 馮勇建, 楊涵. 集成電路版圖（layout） 設計方法與實例[J]. 現代電子技術, 2003, 26 （3） : 75-78.

[3] 王兆勇, 胡子陽, 鄭楊. 自動布局布線及驗證研究[J]. 微處理機, 2008,1:3132.

[4] 王志功, 景為平. 集成電路設計技術與工具[M]. 南京:東南大學出版社, 2007:6-11.

[5] Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic. 周潤德譯. 數字集成電路――電路、系統與設計（第二版）[M], 北京:電子工業出版社, 2006, 48-51.

[6] 易茂祥, 毛劍波, 楊明武等. 基于華大EDA軟件的實驗教學研究[J]. 實驗科學與技術, 2006, 5:71-72.

[7] China Integrated Circuit Design Center. Zeni Manual Version 3.2, 2004.

[8] 施敏, 徐晨. 基于九天EDA系統的集成電路版圖設計[J]. 南通工學院學報（自然科學版） , 2004, 3 （4）:101-103.

篇9

關鍵詞:低功耗;SoC;CMOS;功耗估計;

The Application of Low-Power Methods in SoC Design

Abstract: SOC design occupies an important position in IC design market. The low-power design is an important part in SoC design process. This paper firstly gives a comprehensive analysis of the composed of CMOS circuit power consumption and the related theory of power estimation, then analyzes the SoC low-power design theory of various design levels in detail.

Keywords: low-power,SoC,CMOS,power estimation

1引言

隨著工藝水平的不斷發展,集成電路設計已經進入超深亞微米(Deep Sub-Micron,DSM)和納米的SoC時代,設計規模越來越大,單一SoC芯片的集成度已經達到了上億門。在之前的集成電路設計中,設計者首要關心的芯片性能往往是面積與速度,然后才是功耗。到了深亞微米階段,功耗設計在芯片設計中所占的比重開始上升到與面積和速度同等重要的程度,設計人員需從功耗、性能和成本三者之間取得折衷。據統計數據分析,目前市場上的一些功能強大的微處理器芯片功耗可達100-150 W,平均功耗密度可達50-75 W/cm2。而芯片上某些熱點(hot spots)的功耗更是數倍于這一數值。功耗問題的重要性在便攜式數碼產品芯片的設計中顯現的尤為突出。便攜式產品要求重量輕、電池續航時間長,而電池技術發展不能跟上這一要求,這就間接使芯片的低功耗設計面臨更嚴峻的挑戰。

2集成電路功耗組成

對SoC芯片進行低功耗設計,首先必須從各個方面弄清集成電路的功耗組成,然后采用適當的方法,有針對性地對設計從系統方案到物理版圖各個設計階段進行低功耗分析。由于在當前芯片設計制造中,CMOS電路仍然占據主要位置,以下將從CMOS電路的特點入手討論數字集成電路的功耗組成。

2.1 功耗組成

SoC中的功耗大致可分為三個部分,即處理器功耗、通訊功耗以及存儲器功耗。處理器功耗和通訊功耗又可統稱為邏輯電路功耗。

CMOS邏輯電路功耗主要有兩部分組成,即動態功耗與靜態功耗。動態功耗是指當芯片處于激活(active)狀態時,也即信號發生跳變時的功耗;靜態功耗是指芯片處于未激活狀態或者說沒有信號的跳變時的功耗。

2.2 動態功耗

在CMOS電路中,動態功耗主要由交流開關功耗和直流開關功耗兩部分組成。交流開關功耗又稱為負載電容功耗,是指電路對負載電容充放電形成電流所引起的功耗;直流開關功耗又稱短路功耗,是指輸出電壓變化時由PMOS管和NMOS管在同一時間導通產生的瞬態電流所引起的功耗。

2.2.1 交流開關功耗

交流開關功耗由門的輸出電容充放電形成,是CMOS電路動態功耗的首要來源。以CMOS反相器為例,設電源電壓為Vdd,輸出端負載電容為CL。當輸入信號電平分別由高向低或由低向高轉換時,對應輸出端情況分別為Vdd對電容CL的充放電,從而形成了交流開關功耗,如圖1所示。交流開關功耗表示如下。

PD =αCLfVdd2

式中,α為節點的翻轉概率,f為電路時鐘頻率。

2.2.2 直流開關功耗

由于在實際電路中,輸入信號的跳變過程總是需要一定的時間,因此當輸入電壓落到VTn和Vdd-|VTp|的區間內時(VTn和VTp 分別為NMOS管和PMOS管的閾值電壓),兩管會同時處于導通狀態,從而在電源與地之間產生了一條電流通路。由此短路電流產生的功耗就叫做直流開關功耗,也稱為短路功耗,如圖2所示。

2.3 靜態功耗

靜態功耗主要是指泄漏電流所引起的功耗,又稱泄漏功耗。CMOS電路中主要存在有四種泄漏電流:亞閾值泄漏電流(IDS)、柵泄漏電流(IGATE)、門柵感應漏極泄漏電流(IGIDL)以及反偏結泄漏電流(IREV)。芯片的靜態功耗就是由總的泄漏電流引起的功耗之和。可表示為:

Pleakage =Vdd*(IDS +IGATE +IGIDL +IREV)

短路功耗和靜態泄漏功耗在深亞微米工藝下占總功耗的比例很小,基本達到可以忽略的程度,此時開關功耗是主要因素。然而,隨著工藝技術發展到納米工藝水平時,泄漏電流造成的功耗將會大大地增加,在某些65 nm工藝中,泄漏電流大小已經達到接近動態電流的水平。

2.4 存儲器功耗

存儲器是SoC系統的重要組成部分。隨著視頻、音頻等多媒體芯片上存儲應用的迅速發展,存儲系統功耗日益增加,已經成為SoC系統功耗的重要組成部分。由于在SoC系統設計中,要實現設計功能,往往需要對存儲器頻繁讀寫,這樣勢必會增加大量存儲器系統功耗,因此,需要研究可行的設計方案來降低由于存儲系統引起的功耗,以提高系統性能,保證系統能夠穩定工作。

3低功耗設計方法及實現

在SoC芯片設計流程的各個階段都需要進行低功耗設計的分析,并采用合適的方法進行低功耗設計。根據集成電路的設計流程由高到低具體包括體系結構級、電路級、寄存器傳輸(RTL)級以及門級與晶體管級設計。而在進行低功耗設計之前,則首先要進行功耗估計,從整體了解設計的功耗信息以及把握功耗優化的效果。

3.1 功耗估計技術

功耗估計技術是進行系統芯片功耗優化的重要環節,設計過程中如果沒有對設計準確迅速的功耗估計,就無法把握所使用的功耗優化技術的效果,低功耗設計也就無從談起。另外,通過功耗估計能盡早發現電路設計中存在的一些功耗問題,從而盡量避免可能出現的由功耗問題引起的重復設計。功耗估計的方法分為概率分析法和仿真分析法。

概率分析法可以快速估算功率,但精確度有限。目前使用較多的是基于矢量輸入的動態仿真方法,即使用仿真工具利用綜合或是布局布線階段得到的門級網表進行動態仿真,得到電路的開關活動性信息,再進行反標,然后根據工藝庫的數據從而得到具體功耗。利用動態仿真方法進行功耗分析的關鍵因素有兩個:一是要能夠提供合適的輸入信號矢量;二是需要足夠長的時間進行動態仿真以確保其覆蓋率。

3.2 體系結構級設計

進行體系結構設計時,首先可以利用并行處理的技術,在不影響電路基本工作性能的基礎上盡量降低其工作頻率,從而大大降低功耗。其次,流水線技術也是降低功耗的重要途徑之一。其核心思想就是將系統中相同或者相似的一系列操作通過時間上串行,空間上并行的方式實現,其時空圖如圖3所示。

本文為全文原貌 未安裝PDF瀏覽器用戶請先下載安裝 原版全文

圖中以五級流水線為例,運算總共分成完成時間近似相等的五個步驟,和之前相比,路徑長度縮短為原來的,這樣,在一個時鐘周期t內,充放電電容變為原來的。因此,在相同的電路速度下,可以采用較低的電源電壓來驅動系統工作,從而降低了系統功耗。

3.3 電路級設計

通常在SoC電路設計中往往會包含較多的總線,而總線一般都會給電路帶來長連線、大電阻和大負載等效應。由此引起的功耗約占總功耗的15%～20%以至更高,因此電路總線的低功耗設計技術也成為SoC設計重點考慮的問題之一。目前比較成熟的總線低功耗設計技術是減擺幅設計Vswing 。定義輸出電壓高電平為,那么跳變功耗表示如下:

Ps =AVCVswing f

由此可見,降低Vswing 可以達到降低功耗的目的。

另外,電荷再循環總線結構(Charge Recycling Bus)是另外一種降低總線功耗的技術,它把整個電勢差分成幾等份,利用總線各數據位電容上存儲的電荷電勢的變化來傳輸數據,其本質上也是利用了減擺幅技術。

3.4 RTL級設計

3.4.1門控時鐘設計

門控時鐘是一種應用較為廣泛的低功耗設計技術。它是通過減少電路中冗余狀態翻轉,即讓一些暫時不工作的單元處于非觸發狀態,當需要這些單元工作時,再用使能信號進行觸發。借助門控時鐘插入技術可以減小由于不必要的時鐘跳變而產生的動態功耗。如圖4所示,使用控制信號en來完成門控。門控后的時鐘信號gclk送到寄存器中。這樣,當en為“0”時,該時鐘被關掉;en為“1”時,clk被傳送給gclk,寄存器正常工作。

在實際的設計過程中,可以借助DC中Power Compiler工具中的相關命令,實現門控單元的插入。

3.4.2 操作數隔離

操作數隔離主要是針對系統中的算術、邏輯運算模塊進行低功耗設計,其核心思想是增加額外的數據選擇器,通過控制選擇器的使能端,在不需要進行算術以及邏輯運算時,使這些模塊的輸入保持為“0”,從而不讓操作數進來,輸出結果不會翻轉;而如果需要進行這方面的運算時,再將它們打開。

如圖5所示為利用操作數隔離設計一個簡單加法器的例子。當系統不需要加法運算的時候,adder_en信號為“0”,則加法器的兩個輸入端都保持“0”,其輸出不會發生任何翻轉,不會產生動態功耗,而如果需要進行加法運算時,adder_en變成“1”,數據端a,b信號被送入加法器進行加法運算。

3.4.3 存儲器分塊訪問

一個系統中往往需要引入片上存儲器,用來存儲特定的指令集或運算的中間結果,而片上存儲器的加入則會引起功耗的增加。如前所述,SoC設計中存儲器帶來的功耗已經越來越不容忽視,必須采用適當的設計方法降低存儲器的功耗。

存儲器分塊訪問方法是指根據電路中存儲器的工作情況,將系統所需要的一定容量的存儲器分成相同容量大小的兩塊或多塊,然后通過適當的片選譯碼實時決定哪片存儲器處于工作狀態。當然,利用這一方法降低功耗的同時也會不可避免的增加芯片的面積,因此設計中要權衡考慮。

3.5 門級與晶體管級設計

門級與晶體管級是在芯片功耗、性能之間進行折中的最直接的設計層次。在門級設計階段,主要方法是將節點翻轉率比較高的邏輯門合并到復雜的門電路中,從而降低節點的等效電容,以達到降低功耗的目的。另外,邏輯門驅動能力大小的選擇也會影響到功耗,一般盡量選擇節點電容較小的邏輯門以降低功耗,但這樣做也可能會對電路的時序產生相應影響。

晶體管級設計階段,一般采取先進的制造工藝來降低功耗。比如,采用更小的晶體管特征尺寸使電路負載電容減小,從而使電路的開關功耗隨之減小。另外還可以采用低閾值電壓器件降低功耗,由于高閾值電壓可以有效地減少電路的亞閾值漏電流功耗,減小閾值電壓會導致靜態功耗呈指數級增加。因此,可以在電路的非關鍵路徑上采用高閾值電壓的邏輯器件,在關鍵路徑上采用低閾值電壓器件以取得電路性能和功耗的折中。

4 總結

隨著工藝的發展,芯片集成度的規模與日俱增,單一SoC芯片的功耗也逐漸達到讓人難以接受的

(下轉第46頁)

程度。功耗問題在深亞微米及納米工藝條件下系統設計中的瓶頸效應日益加劇,低功耗設計也成為新一代SoC設計方法學的重要內容。低功耗設計貫穿于SoC設計的各個層次中,從最頂層的體系架構設計到最底層的晶體管級設計,都有低功耗設計思想的體現。

參考文獻

[1] Keating M, Flynn D, Aitken R,et al. Low power Methodology Manual for System-on-Chip Design [M]. NewYork: Springer, 2007: 34-38.

[2] Emnett F, Biegel M. Power Reduction Through RTL Clock Gating [R]. SNUG Conference, San Jose, 1999.

[3] Mehra R, Rabaey J. Behavioral Level Power Estimation and Exploration. In Proc. Int. Workshop Low Power Design, Napa Valley, CA, Apr. 1994, Piscataway, NJ, IEEE press 1994: 197-202.

[4] Rabaey J M. Low Power Design Essentials [M]. NewYork: Springer, 2009: 55-58

篇10

關鍵詞：EDA；數字電路課程設計；多功能數字鐘

1.EDA技術[1]

EDA技術即電子設計自動化技術，英文全稱Electronic Design Automation，它是以功能強大的計算機為工具，在EDA軟件平臺上，對以硬件描述語言HDL為系統邏輯描述手段完成的設計文件，自動完成邏輯編譯、簡化、分割、綜合、布局布線及邏輯優化、仿真測試的電子產品自動化設計過程。

利用EDA技術進行電子系統的設計，具有以下幾個特點：

（1）用軟件的方式設計硬件，且用軟件的方式設計的系統到硬件系統的轉換是由相關的開發軟件自動完成的；

（2）設計過程可用相關軟件進行各種仿真；

（3）系統可現場編程，在線升級；

（4）整個系統可以集成在一個芯片上，具有體積小、功耗低及可靠性高的特點。

2.用EDA技術改進數字電路課程設計的必要性

數字電路課程設計是建立在數字電子技術基礎上的一門綜合實踐性課程[2]，有利于培養學生的系統綜合能力和創新能力，對提高辦學檔次，滿足社會對高素質人才的需求，培養學生對未來社會的適應能力都是受益匪淺的。通過這一課程的學習，學生能夠熟練地利用EDA技術掌握較復雜數字系統的設計方法，進一步增強學生分析問題、解決問題的能力，充分挖崛和激發學生的創新潛能。

目前在數字電路實踐教學中，大部分學校仍然采用中小規模的集成電路來實現設計功能，當設計的系統比較復雜，需要多個集成芯片和大量連線時，就增加了設計電路板的難度和故障調試難度，延長了設計周期，降低了學生的學習興趣；同時，常用中小規模集成芯片的大量重復使用也大大增加了設計成本；因此，在數字電路課程設計中引入EDA技術，采用當前國際先進的設計方法和理念，改革傳統的課程設計方法，已經成為一種趨勢[3]。用中小規模集成電路設計的數字系統存在以上諸多缺點，而運用EDA技術、可編程邏輯器件設計數字系統就成為行之有效的方法。這種設計方法從系統總體要求出發，自上而下地將設計細化，將功能具體化、模塊化；直到最低層的模塊適合用硬件描述語言或原理圖描述為止，最后形成數字系統的頂層文件；再經EDA軟件的自動處理而完成設計。

QuartusII是Altera公司的第四代EDA開發軟件，此軟件提供了一種與結構無關的全集成化環境，將設計、綜合、布局和布線、系統的驗證都整合到一個無縫的環境中，使設計者能方便地對Altera公司的PLD系列產品進行設計輸入、快速處理和器件編程。是應用廣泛的EDA開發軟件之一。CPLD/FPGA通稱為可編程邏輯器件，其中FPGA是英文Field Programmable Gate Array的縮寫，即現場可編程門陣列，它是在PAL、GAL、EPLD等可編程邏輯器件的基礎上進一步發展的產物。目前，QuartusII開發軟件和CPLD/FPGA器件作為EDA開發工具被越來越廣泛的應用到大型數字系統的設計中。

3. EDA技術在數字電路課程設計中的應用

多功能數字電子鐘的設計是數字電路設計中的一個典型應用，用中小規模集成電路實現時，用到的器件較多，連線比較復雜，可靠性差。下面就以基于ALTERA公司的FPGA器件CycloneII240C8芯片和QuartusII9.0EDA開發系統進行多功能數字鐘的設計為例來介紹數字電路系統的一般設計方法。運用此種方法進行課程設計時，需要先掌握QuartusII軟件開發環境的使用和硬件描述語言VHDL語言的編程，掌握相關CPLD/FPGA實驗開發系統的使用。

（一）數字鐘的設計要求

（1）具有時，分，秒計數顯示功能，以24小時循環計時，由6個7段共陰極數碼管顯示；

（2）能夠通過手動按鍵實現清零和調節小時、分鐘功能；

（3）具有整點報時功能，當時鐘計數為59’51”、59’53”、59’55”、59’57”時，揚聲器發出頻率為1024Hz的聲音，在59’59”即到整點時，揚聲器發出最后一聲整點報時，頻率為4096Hz。

（4）用VHDL語言來完成上述電路功能的軟件設計和軟件仿真，仿真結果正確后，在實驗系統上進行由硬件電路的下載和調試。

（二）數字鐘的設計方案

多功能數字鐘電路的系統結構框圖如圖1所示，由系統時鐘、控制電路、秒計數器、分計數器、小時計數器、譯碼器、顯示器和揚聲器組成；控制電路負責控制計數器計時、校時和揚聲器報時，譯碼器將各計數器輸出的BCD碼計數值轉換成七段碼送到顯示器，顯示器顯示時、分、秒計時結果。

介于所使用的實驗系統中有現成的譯碼器和顯示器部分硬件電路，故只對圖1所示控制電路和時、分、秒計數器模塊進行軟件設計，由VHDL語言編寫源代碼來實現。

（三）數字鐘的實現

在設計過程中采用層次化設計方法進行設計，編寫源程序，為了簡化設計把控制計時和調時部分功能放到計數模塊中，報時部分專門用一個模塊，故將數字鐘的實現分成秒、分、時三個計數模塊和一個報時模塊構成，報時模塊同時完成對報時輸入信號的分頻。

通過系統分析論證后，在QuartusII9.0環境下，用VHDL硬件編程語言編寫數字鐘的報時模塊、秒計數模塊、分計數模塊和時計數模塊源代碼，即分別對應alert.vhd、second.vhd、minute.vhd、hour.vhd文本文件，對這四個模塊分別進行編譯、綜合和仿真測試無誤后，生成這四個模塊的符號圖，最后通過原理圖連接的方式把以上各模塊生成的圖形符號連在一起形成頂層的原理圖，實現多功能的數字鐘。下面給出通過原理圖的形式所設計的頂層原理圖如圖2所示，頂層設計文件為clock.bdf，頂層實體圖如圖3所示，當然也可以通過元件例化語句來生成頂層實體。

（四）功能仿真與下載

以上各個模塊設計好以后，都可以利用軟件進行仿真，得到正確的功能仿真結果后，在頂層的設計中調用各功能模塊，完成頂層原理圖或實體的設計，最后針對頂層的實體再進行功能仿真，仿真結果如圖4所示，從仿真結果的部分截圖中可以得到該數字鐘能夠實現正常計時的功能。

仿真正確后，選定好所選用的實驗系統的配置芯片，鎖定引腳，完成引腳配置，重新進行編譯綜合后，即可生成下載文件clock.sof，將此文件下載到選定的目標芯片，接上器件，完成整個系統的設計。經過在杭州康芯電子有限公司生產的GW48EDA/SOPC實驗開發系統下載驗證，該設計完全符合數字鐘的功能要求。

4.結束語

通過將EDA技術應用于數字電路課程設計提升了學生對數字電路的認識，在設計過程中可以預先進行仿真，仿真有誤可以修改設計，在這個過程中不必搭接電路，做到有錯就隨時修改，不用擔心設計實驗失敗的風險。通過EDA技術不僅可以很好地鍛煉學生的綜合設計開發能力和動手能力，從而激發他們的學習興趣，還可以大大節約數字電路課程設計實驗的成本，提高設計效率，培養了他們解決問題的綜合能力，因此，使用EDA技術必將是數字電路實踐課程改革的新動向。

參考文獻

[1] 潘松，黃繼業. EDA技術實用教程.北京：科學出版社，2010.