集成電路封裝范文
時間：2023-03-23 21:20:49
導語：如何才能寫好一篇集成電路封裝，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務(wù)員之家整理的十篇范文，供你借鑒。
篇1
1 引言
開裂的產(chǎn)品可以直接導致電子元器件性能發(fā)生變化，任何電器的電路板上使用已經(jīng)產(chǎn)生開裂的電子元器件，往往會隨著元器件的性能發(fā)生變化而影響到電器的使用壽命和使用穩(wěn)定性，導致電器使用不穩(wěn)定或提前報廢，如電腦異常死機、手機軟件不能執(zhí)行等現(xiàn)象。而在封裝產(chǎn)品的加工中，微細裂縫目測幾乎不易被發(fā)現(xiàn)，隱蔽性極高，需要通過超聲波掃描儀才能檢測到，這種事故有著數(shù)量大、不易發(fā)現(xiàn)、隱患時間長等特點，屬于致命的質(zhì)量事故，因此開裂影響到封裝產(chǎn)品的質(zhì)量可以說是災難性的。在生產(chǎn)中如何控制產(chǎn)品沒有開裂，是保證封裝后道產(chǎn)品加工質(zhì)量穩(wěn)定的關(guān)鍵。
通常的微電子產(chǎn)品有引腳封裝后道加工工藝流程有：
(1)塑封電鍍打印切筋打彎包裝；
(2)塑封一次切筋電鍍打印打彎分離包裝
一般來講，通常的塑封體開裂產(chǎn)生在切筋打彎制程中，但塑封的工藝制程也會對切筋的開裂造成影響，產(chǎn)品的開裂類型主要有：
(1)引腳間開裂未延伸至小島，如圖1所示。
(2)產(chǎn)品端部樹脂澆口開裂，如圖2所示。
2 塑封樹脂對開裂的影響
塑封制程最重要的可靠性要求是保證塑封樹脂充分和完全的交聯(lián)固化反應(yīng)。保證產(chǎn)品足夠的致密度和一定的機械強度。
樹脂在注塑成型過程中，其熔融粘度不斷發(fā)生變化，受熱后粘度下降，粘度低時充滿模腔，隨后交聯(lián)反應(yīng)發(fā)生，粘度迅速增加，直到固化為固體。
一般來講，塑封工藝需要保證在樹脂低粘度區(qū)成型并完成固化。但在產(chǎn)品開裂這個層級上，很多人忽視了一個重要的因素，塑封料本身固有的機械性能對開裂的影響。而這個影響與工藝本身并無很大的關(guān)聯(lián)，在于產(chǎn)品設(shè)計時塑封料的選擇。在實際的生產(chǎn)中，如果更換塑封料，做超聲波掃描來驗證非常重要。一般的管控中容易忽視這一變化。
3 切筋模具的影響
切筋制程是開裂不良的主要發(fā)生源，也是解決其它工藝設(shè)計制程不良帶來開裂不良的解決點。
3.1 沖切刀具的角度
封裝產(chǎn)品沖切成型目的是將引線框上用來相連引腳的工藝連筋切除，在沖切連筋時所產(chǎn)生的沖切力是對塑封體產(chǎn)生開裂的主要原因，如何減少刀具對塑封體的沖切力是在沖切模具設(shè)計時必須考慮的因素。
切筋凸模的一般設(shè)計方法如圖5～圖7所示。
沖切刀的角度不同所產(chǎn)生的受力點不同，圖示紅色圈表示沖切時受力點位置：
圖5，沖切凸模為負角度，沖切的受力點靠近塑封體，開裂風險大；
圖6，沖切凸模為平刀，受力點水平分部，比較平均；
圖7，沖切凸模為正角度，沖切受力點遠離塑封體，開裂風險小。
通過對比，塑封體所受的沖擊力，如圖7
實驗表明：采用正角度設(shè)計是解決切筋產(chǎn)品開裂的有效方法。
3.2 沖切刀具的讓位
如圖8所示，沖切凸模與塑封體的讓位距離L需要在合理的范圍，理論上，讓位距離L越大越好，但往往在生產(chǎn)過程中考慮到其他的不良因素(如樹脂殘留)，沖切刀的讓位需要經(jīng)過實際計算來確定，當沖切凸模的沖擊力大于塑封體的塑封樹脂結(jié)合力時，塑封體本身及樹脂與引線框達到結(jié)合臨界點發(fā)生裂縫，而適量增加讓位距離L，可以減少沖擊力對塑封體的影響。在設(shè)計上的考量原則是在不影響樹脂殘留的條件下，讓位越大越好。一般的廠家通常L≥0.05mm，這是最基本的設(shè)計要求。
3.3 下模的支撐
如圖9所示，沖切凹模表面支撐引腳的底面，當沖切凸模的沖切力F開始作用時，引腳在沖切凹模的支撐力上進行沖切，紅色區(qū)域的沖切力最大，其次蘭色區(qū)域輻射到?jīng)_切力。
紅色區(qū)域沖切凹模的支撐力最大，藍色區(qū)域同時有牽扯力，當牽扯力大于封裝的粘合力，塑封體就有裂開的風險。其次，如圖10，塑封體的島較大，導致塑封體內(nèi)部中段部位的結(jié)合力差，在相同的粘模條件下易發(fā)生開裂，傳統(tǒng)大顆粒塑封休產(chǎn)品在沖切過中，只需壓住引腳管腿即可，對于超薄封裝大島的產(chǎn)品，需要對塑封體有底部向上的支撐力，在產(chǎn)品彎曲成形過程中，成形凹模對成型腳的支撐尤為重要。如圖11、圖12，成形腳必須由成型凹模緊密支撐，保證成型過程中受力點作用在引腳上，塑封體支撐塊的高度與塑封體之間的距離大小以及支撐面積大小可以影響到封裝的沖切牽扯力。如圖11，設(shè)計支撐塊面積小，支撐高度與封裝間隙為0.5mm，支撐塊的支撐力作用小；如圖12，設(shè)計支撐塊面積大，支撐高度與塑封體間隙為0.2mm，支撐塊的支撐力作用大，可以減少牽扯力對塑封體的影響。
3.4 沖切廢料
如圖13，沖切廢料不能正常地落料，在合模時受卸料壓力的影響而導致引線框下拉，可以導致封裝的受力異常，而產(chǎn)生封裝的開裂，因此需要在沖切凹模設(shè)計讓位足夠的落料孔，以及使用大功率的吸塵器，模具型腔內(nèi)設(shè)計吹氣功能，通過電磁閥控制將廢料在模具開模狀態(tài)吹掃干凈，再由吸塵功能收集到廢料箱，保證沖切時模具表面無異物，沖切凹模能有效地支撐引腳。
4 如何管控好影響開裂的因素
從模具設(shè)計、備件制造、設(shè)備預防性維護等幾方面來管控影響開裂的因素。
1 要選用合適的塑封樹脂型號。
2 切筋模具在設(shè)計時，確保所有與封裝接觸的刀具(切筋凸模、沖澆口凸模、分離凸模、沖塑凸模)與塑封體距離足夠大。
3 切筋模具設(shè)計時，確保下模面有足夠的廢料漏料孔，良好的模具清潔吹氣。
4 模具的導向件(卸料板、鑲塊、卸料板)與支撐件(凹模座、凹模拼塊)建立壽命數(shù)據(jù)，進行壽命管理，定期更換。
5 對產(chǎn)品進行超聲波掃描抽檢，跟蹤產(chǎn)品的加工質(zhì)量。
篇2
1微電子產(chǎn)業(yè)人才職業(yè)崗位需求分析微電子產(chǎn)業(yè)是由設(shè)計、芯片制造、封裝、測試、材料和設(shè)備等構(gòu)成的產(chǎn)業(yè)鏈。
1微電子產(chǎn)業(yè)的復雜性也帶來了其人才需求的多樣性，而適合高職層次人才的崗位主要集中在制造業(yè)以及設(shè)計業(yè)中的版圖設(shè)計方面，適應(yīng)的崗位群主要有IC助理版圖工程師、硬件助理工程師、集成電路制造工藝員和集成電路封裝與測試工藝員等。
2典型工作任務(wù)分析
微電子產(chǎn)業(yè)是集設(shè)計、制造和封裝與測試于一體的產(chǎn)業(yè)群，從而形成了以設(shè)計為主的設(shè)計公司，以生產(chǎn)制造為主的芯片制造公司和以芯片封裝測試為主的封裝測試公司。經(jīng)過對各微電子企業(yè)相關(guān)崗位的工作過程和工作任務(wù)情況的調(diào)研，總結(jié)出微電子企業(yè)對微電子技術(shù)專業(yè)人才需求主要在集成電路制造、集成電路版圖提取和集成電路芯片測試與封裝等崗位群。依據(jù)高職學生的特點，我院的微電子技術(shù)專業(yè)人才主要滿足集成電路制造企業(yè)和集成電路測試和封裝企業(yè)的需求。
微電子技術(shù)專業(yè)崗位群及典型工作任務(wù)間、淀積車間和口刻蝕車間和金屬化車間。對應(yīng)的崗位分為光刻工、氧化擴散工、離子注入工、淀積工、刻蝕工和金屬化工。崗位對應(yīng)的主要工作任務(wù)為把掩膜板上的圖形轉(zhuǎn)移到硅片上、在硅片上生長薄膜層、對硅片進行摻雜以及對硅片進行金屬化工藝。通過組織召開企業(yè)專家研討會，按照工作任務(wù)的典型性，對工作任務(wù)進行進一步的分析、篩選，總結(jié)出典型工作任務(wù)。
集成電路測試封裝企業(yè)主要工作崗位有集成電路劃片組裝、封裝成型和芯片測試等。崗位對應(yīng)的主要的工作任務(wù)為減薄工藝、劃片工藝、分片工藝、裝片工藝、引線鍵合工藝、封裝成型工藝和測試工藝。微電子技術(shù)專業(yè)崗位群及典型工作任務(wù)如圖1所示。
3行動領(lǐng)域歸納
按照職業(yè)崗位需求和工作內(nèi)容相關(guān)性等原則對典型工作任務(wù)進行合并，形成相應(yīng)崗位的行動領(lǐng)域。表1以集成電路制造工藝員崗位為例，歸納其行動領(lǐng)域歸納。
4專業(yè)學習領(lǐng)域課程體系設(shè)置
本專業(yè)的學習領(lǐng)域分為四個模塊：公共通識平臺+綜合素質(zhì)平臺、專業(yè)基礎(chǔ)模塊、核心崗位模塊和崗位拓展模塊。公共通識平臺+綜合素質(zhì)平臺主要培養(yǎng)學生的綜合職業(yè)能力，例如學生的職業(yè)規(guī)劃教育，學生的職業(yè)道德的培養(yǎng)，以及學生心理素質(zhì)的提高等;專業(yè)基礎(chǔ)模塊主要培養(yǎng)具有學生專業(yè)基礎(chǔ)知識的能力，掌握基本的電學原理，微電子學基本原理。核心崗位模塊主要培養(yǎng)學生主要工作崗位的能力，主要有集成電路制造工藝相關(guān)課程和集成電路芯片測試與封裝工藝相關(guān)課程。拓展學習領(lǐng)域課程是結(jié)合拓展職業(yè)活動、拓展工作崗位的需要而配置的課程，包括橫向拓展學習領(lǐng)域課程和縱向拓展學習領(lǐng)域課程，以適應(yīng)部分畢業(yè)生工作一段時間后轉(zhuǎn)換到質(zhì)量檢驗、設(shè)計與營銷崗位的需要。
5專業(yè)學習領(lǐng)域課程考核
課程考核采取與職業(yè)資格考試相結(jié)合的模式，學生在理論課程學習完成以后，立即進行職業(yè)資格認證。學生可以考取集成電路芯片制造工、集成電路封裝工藝員等職業(yè)資格證書。學習領(lǐng)域課程考核評價包括結(jié)果性評價和過程性評價兩個方面。結(jié)果性評價主要考核完成任務(wù)的質(zhì)量和掌握的專業(yè)知識與技能，可采用理論考試和工作成果評價相結(jié)合的形式。過程性評價主要考核團隊合作能力、方法能力、社會能力和安全環(huán)保等方面，可采用觀察、專業(yè)答辯等方式。
[參考文獻]
[1]李軍.工作過程系統(tǒng)化課程體系設(shè)計研究.以十堰職業(yè)技術(shù)學院為例[J].十堰職業(yè)技術(shù)學院學報，2009,22⑹:1-5.
[2]陳莉.基于工作過程系統(tǒng)化的高職課程開發(fā)模式探究[J].職業(yè)教育研究，2010,7:138-139.
[3]李淑萍.微電子技術(shù)專業(yè)服務(wù)地方經(jīng)濟培養(yǎng)高技能人才的探索[J].職業(yè)技術(shù)教育，2010,11:13-16.
[4]許先鋒.基于工作過程系統(tǒng)化的高職課程開發(fā)[J].中國科教創(chuàng)新導刊2010,13：127.
篇3
2015年7月，國務(wù)院總理在出席國家科技戰(zhàn)略座談會時曾提到，中國每年因為芯片進口，要花費2000多億美元，這筆錢與每年進口石油花費的金額差不多。
工信部的數(shù)據(jù)顯示，2015年集成電路進口2313億美元，多年來與石油一起位列最大的兩宗進口商品。
對此，多名專家呼吁：必須加強自主研發(fā)，實現(xiàn)芯片國產(chǎn)化，保障國家安全。
事實上，早在2014年，工信部就已經(jīng)正式公布《國家集成電路產(chǎn)業(yè)發(fā)展推進綱要》，并設(shè)立了逾千億元的國家集成電路產(chǎn)業(yè)基金。
這個“香餑餑”引得多地采取積極措施跟進，至今熱度不減。
而重慶，這個世界上最重要的信息產(chǎn)業(yè)基地之一，更是加足了馬力，致力于打造千億產(chǎn)值芯片全產(chǎn)業(yè)鏈。
沉浮中起步
為何集成電路是兵家必爭之地？
這是因為，集成電路是現(xiàn)代信息技術(shù)發(fā)展的核心。芯片，是一切人工智能的源頭。
可以說，集成電路是現(xiàn)代信息產(chǎn)業(yè)的基石，是電子信息產(chǎn)業(yè)“皇冠上的明珠”。
長期以來，在智能手機、電腦終端上能自主研發(fā)高性能的“中國芯”，一直是中國IT人的夢想。然而，信息核心技術(shù)的一個特點是具有高度的壟斷性，很多國外處理器生產(chǎn)廠商幾乎壟斷了各領(lǐng)域的芯片供應(yīng)。
這個最薄弱的痛點，重慶更是感同身受。
近幾年，重慶加速發(fā)展電子信息產(chǎn)業(yè)，生產(chǎn)了大量的筆記本電腦、手機等電子產(chǎn)品。但偌大的生產(chǎn)量背后，卻有一個非常薄弱的環(huán)節(jié)，那就是終端中最核心的芯片生產(chǎn)制造。
重慶每年消耗全國10%、100多億元的芯片量，但這些都需要進口。
其實，對于集成電路，重慶曾有過無比輝煌的時期。
上世紀50年代，中國第一片集成電路芯片就誕生于重慶永川的電子工業(yè)部二十四所。可以說，國內(nèi)集成電路產(chǎn)業(yè)的萌芽，正是從重慶開始的。
然而，起步較早的重慶集成電路產(chǎn)業(yè)，卻因種種原因沒能適時“生根發(fā)芽”，直到2004年前后才有了壯大的契機。
2004年下半年，全球知名動態(tài)隨機存取內(nèi)存設(shè)計、研發(fā)、制造及營銷企業(yè)――臺灣茂德科技打算在大陸投資建設(shè)新的集成電路芯片生產(chǎn)基地。
彼時，在工業(yè)板塊僅汽摩產(chǎn)業(yè)“一業(yè)獨大”的重慶，也正在探尋產(chǎn)業(yè)結(jié)構(gòu)變革的突破口，并把目標鎖定為信息產(chǎn)業(yè)，計劃引進數(shù)家有分量的電子企業(yè)，以形成新的產(chǎn)業(yè)支撐。
雙方很快一拍即合。2006年，茂德在重慶投資成立全資子公司渝德科技。
艱難中發(fā)展
雖然承載了各方期許，但茂德的這個項目似乎生不逢時。
在集成電路產(chǎn)業(yè)領(lǐng)域中有一種“硅周期”現(xiàn)象：五年為一個周期，周期內(nèi)集成電路產(chǎn)品市場總會出現(xiàn)起伏波動，循環(huán)往復。
茂德在渝建廠時，恰遇波谷期。再加上2008年爆發(fā)的全球金融危機，加劇了集成電路行業(yè)下滑，讓茂德公司“入不敷出”。
母公司乏力，子公司自然難以幸免。由于缺乏資金支持，渝德科技運轉(zhuǎn)艱難。
如何讓剛剛重生的集成電路產(chǎn)業(yè)走出困境？重慶開始尋找新機遇。
當時，世界500強中航工業(yè)集團正計劃拓寬發(fā)展領(lǐng)域，希望將航空高新技術(shù)迅速融入到新型顯示、航空電子等新興產(chǎn)業(yè)，以放大其核心優(yōu)勢。2010年中期，重慶提出希望中航工業(yè)集團參與渝德重組，引起中航極大興趣。
經(jīng)談判，2011年5月21日，中航工業(yè)集團買下渝德科技位于西永的工廠。
隨后，渝德科技更名中航微電子有限公司，中航工業(yè)集團由此成為首家進入集成電路領(lǐng)域的央企。
截至2015年底，中航微電子集成電路產(chǎn)量已由初期的每個月9000片增至2015年的每月3.7萬片。
從2011年到2014年，來到重慶西永微電園的還有西南集成電路、中國電子科技集團等一批集成電路企業(yè)。
2014年9月，世界著名半導體公司韓國SK海力士的半導體項目在重慶正式投產(chǎn)。該項目總投資12億美元，主要進行半導體后工序加工服務(wù)，包括封裝、測試、模組等生產(chǎn)線。預計到2018年產(chǎn)品銷售額可達15億美元，有望成為國內(nèi)產(chǎn)能最大、技術(shù)含量最高的芯片封裝測試企業(yè)。
經(jīng)過幾年摸索，重慶集成電路產(chǎn)業(yè)不斷發(fā)展。
機遇中壯大
要想真正做強集成電路產(chǎn)業(yè)，僅僅在封裝測試一環(huán)取得突破還不行。
以SK海力士半導體項目為例，封裝測試僅僅是整個集成電路產(chǎn)業(yè)中利潤較低的一環(huán)。
集成電路產(chǎn)業(yè)鏈有上、中、下游，分別對應(yīng)設(shè)計、晶圓制造以及封裝測試。但在世界范圍內(nèi)，通常情況下，集成電路設(shè)計類公司的毛利率在60%左右，晶圓制造企業(yè)的毛利率一般維持在35%左右，而封測企業(yè)的平均毛利率僅為25%左右。
找準薄弱點，重慶再次發(fā)力。
2016年3月，重慶在集成電路產(chǎn)業(yè)方面又迎來了一位“大咖”――ARM公司。當今世界，手機芯片99%是基于ARM公司的專利，各種手機之外的移動通訊89%也是如此。
“跟ARM合作就是跟未來世界的巨人合作。”市長黃奇帆說。
與此同時，重慶萬國半導體12英寸功率半導體芯片制造及封裝測試生產(chǎn)基地也在兩江新區(qū)開工，該項目總投資10億美元。
此次引進12英寸芯片制造，完成了重慶多年來的心愿。
僅僅兩個月后，重慶又與全球著名集成電路制造企業(yè)格羅方德（Global foundry）簽署合作協(xié)議，雙方將在重慶合資組建300mm晶圓廠，并于2017年投產(chǎn)。
除了招商引資，重慶還注重修煉“內(nèi)功”――先后在重慶大學、重慶郵電大學成立半導體學院，專門為集成電路行業(yè)提供人才支持，包括高端設(shè)計、研發(fā)、檢測以及半導體產(chǎn)業(yè)一線的技能人才培養(yǎng)。
篇4
微電子技術(shù)專業(yè)簡介 本專業(yè)培養(yǎng)德、智、體、美全面發(fā)展，具有良好職業(yè)道德和人文素養(yǎng)，掌握微電子學基礎(chǔ)知識，具備集成電路設(shè)計、生產(chǎn)、應(yīng)用開發(fā)及營銷等能力，從事集成電路設(shè)計、FPGA 應(yīng)用與開發(fā)、集成電路生產(chǎn)、電子產(chǎn)品開發(fā)以及 IC 產(chǎn)品營銷和技術(shù)支持等工作的高素質(zhì)技術(shù)技能人才。
主干課程：電子技術(shù)基礎(chǔ)、集成電路工藝原理、集成電路封裝與測試基礎(chǔ)、硬件描述語言(Verilog/VHDL)、數(shù)字系統(tǒng)設(shè)計、IC 設(shè)計方法、數(shù)字系統(tǒng) CAD、FPGA 應(yīng)用開發(fā)、集成電路版圖設(shè)計等。
本專業(yè)學生畢業(yè)后可在集成電路制造廠家、集成電路設(shè)計中心以及通信和計算機等信息科學技術(shù)領(lǐng)域從事開發(fā)和研究工作。
微電子技術(shù)專業(yè)就業(yè)方向有哪些 就業(yè)方向：電子類企事業(yè)單位：半導體集成電路芯片制造、產(chǎn)品檢測、產(chǎn)品封裝、版圖設(shè)計、質(zhì)量控制、生產(chǎn)管理、設(shè)備維護及技術(shù)研發(fā)。
學生可選擇到中、高等職業(yè)院校從事專業(yè)教學和管理工作，或到集成電路制造廠家、集成電路設(shè)計中心以及通信和計算機等信息科學技術(shù)領(lǐng)域從事研究、開發(fā)及管理等工作，也可選擇微電子科學與工程、固體電子學、通信、計算機科學等學科繼續(xù)深造，攻讀碩士研究生。
微電子技術(shù)專業(yè)主要職業(yè)能力 1.具備對新知識、新技能的學習能力和創(chuàng)新創(chuàng)業(yè)能力;
2.具備熟練使用通用電子儀器、儀表及集團電路相關(guān)測試設(shè)備的能力;
3.具備電子系統(tǒng)組裝調(diào)試能力;
4.具備從事集成電路應(yīng)用推廣工作的能力和銷售能力;
5.掌握數(shù)字系統(tǒng) Verilog/VHDL 編程及調(diào)試技能;
6.掌握集成電路前端(邏輯綜合)/后端工具(自動布局布線)的使用方法;
7.掌握集成電路版圖工具的使用方法;
8.掌握 FPGA 設(shè)計工具的使用方法;
篇5
關(guān)鍵詞:軟件行業(yè);集成電路行業(yè);影響因素;發(fā)展方向
中圖分類號:TP31 文獻標識碼:A文章編號:1007-9599 (2010) 07-0000-01
Software Industry and IC Industry under New Age
Shi Zhenqian
(Hangzhou Synway Digital Information Technology Co., Ltd.,Hangzhou310012,China)
Abstract:The software industry and integrated circuit industry is the core of information industry,the technology level and scale of comprehensive national strength is an important landmark.At present, China's software industry and IC industry is in a critical development period,but the current industrial policy is still not perfect,and part of the policy has not suited to the current situation,therefore the need to intensify and perfect the relevant support policies,and increasing support efforts,starting from the root of the problem,take good for the software industry and IC industry development.
Keywords:Software industry;IC industry;Factors;Development
到去年年末,我國內(nèi)地在全球集成電路產(chǎn)業(yè)總銷售額中的比例已超過10%,從而提前實現(xiàn)了國家“十一五”規(guī)劃提出的“到2010年國內(nèi)集成電路產(chǎn)業(yè)規(guī)模占全球8%份額”的目標。但與發(fā)達國家相比,差距依然很大。因此需要找到阻礙行業(yè)發(fā)展的因素,找到軟件與集成電路產(chǎn)業(yè)的正確的發(fā)展方向。
為加強中國集成電路行業(yè)管理,開展集成電路各種交流和協(xié)作活動,維護企業(yè)的合法權(quán)益,實現(xiàn)集成電路開發(fā)工程化、集成電路產(chǎn)品商品化、集成電路管理科學化和集成電路經(jīng)營企業(yè)化,在政府和行業(yè)組織、企事業(yè)單位之間發(fā)揮橋梁紐帶作用,為促進全國各地集成電路產(chǎn)業(yè)的快速發(fā)展。
二、新時代下軟件行業(yè)與集成電路行業(yè)的現(xiàn)狀
我國的軟件行業(yè)和集成電路產(chǎn)業(yè)地區(qū)間發(fā)展差異較顯著,大部分的企業(yè)都分布在經(jīng)濟文化相對發(fā)達的長三角和珠三角地區(qū)。全國有85%的軟件產(chǎn)業(yè)和95%以上的集成電路產(chǎn)業(yè)的銷售收入集中在這兩個地區(qū)。中西部地區(qū)軟件和集成電路產(chǎn)業(yè),依賴個別省市中心城市帶動,如西安、成都、長沙和武漢等。
(一)在軟件業(yè)方面
產(chǎn)業(yè)規(guī)模位居全國首位的是北京,企業(yè)產(chǎn)值和就業(yè)人數(shù)占全國總量的1/3。廣東的軟件業(yè)僅次于北京。上海、浙江、山東三省市軟件產(chǎn)業(yè)規(guī)模相當。以上省市的軟件業(yè)銷售收入占全國的比重超過75%。另外,軟件產(chǎn)業(yè)正在發(fā)生著由銷售向服務(wù)的轉(zhuǎn)變。以Linus為代表的共享軟件的出現(xiàn),促使軟件由壟斷封閉型向社會開放型的方向演化,這種新的趨勢迫切要求不甘落后的國家,必須盡快提高自己的軟件開發(fā)實力,壯大自己的軟件產(chǎn)業(yè),這樣才在未來經(jīng)濟和產(chǎn)業(yè)之林中占有一席之地。
(二)在集成電路產(chǎn)業(yè)方面
國內(nèi)最主要的集成電路基地是長三角地區(qū),聚集了全國近一半的集成電路設(shè)計企業(yè)和制造企業(yè),另外還有4/5的封裝測試企業(yè)。珠三角地區(qū)則依托強大的計算機產(chǎn)品制造能力,形成了有一定特色的集成電路設(shè)計企業(yè)群。另外,集成電路制造技術(shù)已推進到深亞微米領(lǐng)域,這一領(lǐng)域的特點是加工微細化,硅片大直徑化,加工環(huán)境、設(shè)備及材料超凈化。因此,我國的集成電路產(chǎn)業(yè)將迎來新的挑戰(zhàn),只有不斷的攻破技術(shù)難題,不斷的創(chuàng)新才能創(chuàng)造出新的局面。
三、影響軟件行業(yè)與集成電路行業(yè)發(fā)展的因素
軟件行業(yè)與集成電路行業(yè)是集知識密集型、資金密集型、人才密集型為一體的高新技術(shù)產(chǎn)業(yè),是信息產(chǎn)業(yè)的先導和基礎(chǔ),因而國際間的競爭也日益激烈。與美、日、歐等許多發(fā)達國家和地區(qū)相比,我國核心基礎(chǔ)產(chǎn)業(yè)存在不小的差距,主要表現(xiàn)在企業(yè)規(guī)模不協(xié)調(diào),技術(shù)、資金和管理水平與大的跨國公司差距較大,政策環(huán)境不夠完善等方面。
(一)軟件業(yè)方面
軟件業(yè)比重偏低,從軟硬件產(chǎn)業(yè)構(gòu)成關(guān)系看,我國軟件業(yè)與硬件規(guī)模的比例系是1:2,而這個比例在信息產(chǎn)業(yè)發(fā)達的國家一般不低于1:1。例如美國正好與我國相反,軟件業(yè)規(guī)模是硬件業(yè)規(guī)模的2倍。其次,軟件產(chǎn)品的本國供應(yīng)率偏低。國產(chǎn)軟件產(chǎn)品的市場份額僅占我國軟件產(chǎn)品市場的1/3。其次,關(guān)鍵領(lǐng)域的自主研發(fā)嚴重不足。
(二)集成電路產(chǎn)業(yè)方面
首先是市場需求規(guī)模大,自給供應(yīng)能力弱。從產(chǎn)量上看,國產(chǎn)的集成電路產(chǎn)品僅能滿足25%~30%的國內(nèi)市場需求;且國產(chǎn)的多為低端產(chǎn)品,大量集成電路產(chǎn)品需要出口到海外進行再設(shè)計和加工。再者,產(chǎn)業(yè)內(nèi)各環(huán)節(jié)比例關(guān)系不合理,致使集成電路設(shè)計發(fā)展滯后。在集成電路產(chǎn)業(yè)鏈上的設(shè)計、制造和封裝測試3個環(huán)節(jié)中,我國集成電路封裝測試業(yè)所占比重高于設(shè)計業(yè)與制造業(yè)。那么,如果國內(nèi)集成電路設(shè)計企業(yè)沒有足夠的能力來滿足下游環(huán)節(jié)的生產(chǎn)要求,久而久之,國內(nèi)集成電路制造和封裝測試廠家也只能在產(chǎn)業(yè)鏈下游被動地為國外廠商代工。
三、新時代下軟件行業(yè)與集成電路行業(yè)的發(fā)展方向
(一)在關(guān)鍵技術(shù)領(lǐng)域確保足夠的投入強度
為了實現(xiàn)產(chǎn)業(yè)技術(shù)趕超,就要在關(guān)鍵技術(shù)領(lǐng)域進行集中、高強度且持續(xù)的投資。未來的一段時期內(nèi),伴隨著我國集成電路產(chǎn)業(yè)規(guī)模繼續(xù)擴張,投資力度還應(yīng)有所加強。在保證產(chǎn)業(yè)投資總量的同時,還必須確保必要的研發(fā)經(jīng)費投入。
(二)充分發(fā)揮國家在引導社會資本參與關(guān)鍵技術(shù)研發(fā)方面的能動作用
軟件和集成電路產(chǎn)業(yè)上游基礎(chǔ)性與關(guān)鍵性領(lǐng)域的研發(fā),其資金需求量大、風險高,而社會資本通常不具備進入這些領(lǐng)域的實力,也缺乏進入這些領(lǐng)域的主動性。只有政府的強力介入,才有可能吸引并且?guī)痈嗟拿耖g資本對關(guān)鍵技術(shù)研發(fā)的投資。
(三)加快培育大企業(yè)
我國軟件和集成電路的企業(yè)雖然數(shù)量眾多,但缺少世界級的大企業(yè)。因此當務(wù)之急就是要集中投資,加快培育有綜合性技術(shù)實力和國際競爭力、能帶動產(chǎn)業(yè)發(fā)展的大企業(yè)。
綜上所述,軟件行業(yè)與集成電路行業(yè)的從業(yè)人員要努力提高設(shè)計能力,找準市場需求,融入世界上最新有關(guān)集成電路的創(chuàng)新成果,盡快縮短我國與世界先進水平的差距。我們期待著我國的廠商能夠在不久后在這兩個領(lǐng)域中擁有自主產(chǎn)權(quán)和廣泛的應(yīng)用。
參考文獻:
[1]楊繼省.加入WTO后我國集成電路及軟件的保護[J].法學論壇,2000年15期
篇6
[關(guān)鍵詞]芯片封裝技術(shù)技術(shù)特點
我們經(jīng)常聽說某某芯片采用什么什么的封裝方式，在我們的電腦中，存在著各種各樣不同處理芯片，那么，它們又是采用何種封裝形式呢?并且這些封裝形式又有什么樣的技術(shù)特點以及優(yōu)越性呢?在本文中，作者將為你介紹幾個芯片封裝形式的特點和優(yōu)點。
一、DIP雙列直插式封裝
DIP是指采用雙列直插形式封裝的集成電路芯片，絕大多數(shù)中小規(guī)模集成電路(IC)均采用這種封裝形式，其引腳數(shù)一般不超過100個。采用DIP封裝的CPU芯片有兩排引腳，需要插入到具有DIP結(jié)構(gòu)的芯片插座上。當然，也可以直接插在有相同焊孔數(shù)和幾何排列的電路板上進行焊接。DIP封裝的芯片在從芯片插座上插拔時應(yīng)特別小心，以免損壞引腳。
DIP封裝具有以下特點：(1)適合在PCB(印刷電路板)上穿孔焊接，操作方便。(2)芯片面積與封裝面積之間的比值較大，故體積也較大。Intel系列CPU中8088就采用這種封裝形式，緩存和早期的內(nèi)存芯片也是這種封裝形式。
二、QFP塑料方型扁平式封裝和PFP塑料扁平組件式封裝
QFP封裝的芯片引腳之間距離很小，管腳很細，一般大規(guī)模或超大型集成電路都采用這種封裝形式，其引腳數(shù)一般在100個以上。用這種形式封裝的芯片必須采用SMD將芯片與主板焊接起來。采用SMD安裝的芯片不必在主板上打孔，一般在主板表面上有設(shè)計好的相應(yīng)管腳的焊點。將芯片各腳對準相應(yīng)的焊點，即可實現(xiàn)與主板的焊接。用這種方法焊上去的芯片，如果不用專用工具是很難拆卸下來的。PFP方式封裝的芯片與QFP方式基本相同。唯一的區(qū)別是QFP一般為正方形，而PFP既可以是正方形，也可以是長方形。
QFP/PFP封裝具有以下特點：(1)適用于SMD表面安裝技術(shù)在PCB電路板上安裝布線。(2)適合高頻使用。(3)操作方便，可靠性高。(4)芯片面積與封裝面積之間的比值較小。Intel系列CPU中80286、80386和某些486主板采用這種封裝形式。
三、PGA插針網(wǎng)格陣列封裝
PGA芯片封裝形式在芯片的內(nèi)外有多個方陣形的插針，每個方陣形插針沿芯片的四周間隔一定距離排列。根據(jù)引腳數(shù)目的多少，可以圍成2~5圈。安裝時，將芯片插入專門的PGA插座。為使CPU能夠更方便地安裝和拆卸，從486芯片開始，出現(xiàn)一種名為ZIF的CPU插座，專門用來滿足PGA封裝的CPU在安裝和拆卸上的要求。
ZIF是指零插拔力的插座。把這種插座上的扳手輕輕抬起，CPU就可很容易、輕松地插入插座中。然后將扳手壓回原處，利用插座本身的特殊結(jié)構(gòu)生成的擠壓力，將CPU的引腳與插座牢牢地接觸，絕對不存在接觸不良的問題。而拆卸CPU芯片只需將插座的扳手輕輕抬起，則壓力解除，CPU芯片即可輕松取出。PGA封裝具有以下特點：(1)插拔操作更方便，可靠性高。(2)可適應(yīng)更高的頻率。Intel系列CPU中，80486和Pentium、PentiumPro均采用這種封裝形式。
四、BGA球柵陣列封裝
隨著集成電路技術(shù)的發(fā)展，對集成電路的封裝要求更加嚴格。這是因為封裝技術(shù)關(guān)系到產(chǎn)品的功能性，當IC的頻率超過100MHz時，傳統(tǒng)封裝方式可能會產(chǎn)生所謂的“CrossTalk”現(xiàn)象，而且當IC的管腳數(shù)大于208Pin時，傳統(tǒng)的封裝方式有其困難度。因此，除使用QFP封裝方式外，現(xiàn)今大多數(shù)的高腳數(shù)芯片(如圖形芯片與芯片組等)皆轉(zhuǎn)而使用BGA封裝技術(shù)。BGA一出現(xiàn)便成為CPU、主板上南/北橋芯片等高密度、高性能、多引腳封裝的最佳選擇。BGA封裝技術(shù)又可詳分為五大類：(1)PBGA基板：一般為2~4層有機材料構(gòu)成的多層板。Intel系列CPU中，PentiumII、III、IV處理器均采用這種封裝形式。(2)CBGA基板：即陶瓷基板，芯片與基板間的電氣連接通常采用倒裝芯片的安裝方式。Intel系列CPU中，PentiumI、II、PentiumPro處理器均采用過這種封裝形式。(3)FCBGA基板：硬質(zhì)多層基板。(4)TBGA基板：基板為帶狀軟質(zhì)的1~2層PCB電路板。(5)CDPBGA基板：指封裝中央有方型低陷的芯片區(qū)。
BGA封裝具有以下特點：(1)I/O引腳數(shù)雖然增多，但引腳之間的距離遠大于QFP封裝方式，提高了成品率。(2)雖然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，從而可以改善電熱性能。(3)信號傳輸延遲小，適應(yīng)頻率大大提高。(4)組裝可用共面焊接，可靠性大大提高。
BGA封裝方式經(jīng)過十多年的發(fā)展已經(jīng)進入實用化階段。1987年，日本西鐵城公司開始著手研制塑封球柵面陣列封裝的芯片。而后，摩托羅拉、康柏等公司也隨即加入到開發(fā)BGA的行列。1993年，摩托羅拉率先將BGA應(yīng)用于移動電話。同年，康柏公司也在工作站、PC電腦上加以應(yīng)用。直到五六年前，Intel公司在電腦CPU中(即奔騰II、奔騰III、奔騰IV等)，以及芯片組中開始使用BGA，這對BGA應(yīng)用領(lǐng)域擴展發(fā)揮了推波助瀾的作用。目前，BGA已成為極其熱門的IC封裝技術(shù)，其全球市場規(guī)模在2000年為12億塊，預計2005年市場需求將比2000年有70%以上幅度的增長。
五、CSP芯片尺寸封裝
隨著全球電子產(chǎn)品個性化、輕巧化的需求蔚為風潮，封裝技術(shù)已進步到CSP。它減小了芯片封裝外形的尺寸，做到裸芯片尺寸有多大，封裝尺寸就有多大。即封裝后的IC尺寸邊長不大于芯片的1.2倍，IC面積只比晶粒大不超過1.4倍。
CSP封裝又可分為四類：(1)傳統(tǒng)導線架形式，代表廠商有富士通、日立、Rohm、高士達等等。(2)硬質(zhì)內(nèi)插板型，代表廠商有摩托羅拉、索尼、東芝、松下等等。(3)軟質(zhì)內(nèi)插板型，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表廠商包括通用電氣(GE)和NEC。(4)晶圓尺寸封裝：有別于傳統(tǒng)的單一芯片封裝方式，WLCSP是將整片晶圓切割為一顆顆的單一芯片，它號稱是封裝技術(shù)的未來主流，已投入研發(fā)的廠商包括FCT、Aptos、卡西歐、EPIC、富士通、三菱電子等。
CSP封裝具有以下特點：(1)滿足了芯片I/O引腳不斷增加的需要。(2)芯片面積與封裝面積之間的比值很小。(3)極大地縮短延遲時間。CSP封裝適用于腳數(shù)少的IC，如內(nèi)存條和便攜電子產(chǎn)品。未來則將大量應(yīng)用在信息家電、數(shù)字電視、電子書、無線網(wǎng)絡(luò)WLAN/GigabitEthemet、ADSL/手機芯片、藍芽等新興產(chǎn)品中。
六、MCM多芯片模塊
篇7
[關(guān)鍵詞]芯片 封裝技術(shù) 技術(shù)特點
我們經(jīng)常聽說某某芯片采用什么什么的封裝方式,在我們的電腦中,存在著各種各樣不同處理芯片,那么,它們又是采用何種封裝形式呢?并且這些封裝形式又有什么樣的技術(shù)特點以及優(yōu)越性呢?在本文中,作者將為你介紹幾個芯片封裝形式的特點和優(yōu)點。
一、DIP雙列直插式封裝
DIP是指采用雙列直插形式封裝的集成電路芯片,絕大多數(shù)中小規(guī)模集成電路(IC)均采用這種封裝形式,其引腳數(shù)一般不超過100個。采用DIP封裝的CPU芯片有兩排引腳,需要插入到具有DIP結(jié)構(gòu)的芯片插座上。當然,也可以直接插在有相同焊孔數(shù)和幾何排列的電路板上進行焊接。DIP封裝的芯片在從芯片插座上插拔時應(yīng)特別小心,以免損壞引腳。
DIP封裝具有以下特點:(1)適合在PCB(印刷電路板)上穿孔焊接,操作方便。(2)芯片面積與封裝面積之間的比值較大,故體積也較大。Intel系列CPU中8088就采用這種封裝形式,緩存和早期的內(nèi)存芯片也是這種封裝形式。
二、QFP塑料方型扁平式封裝和PFP塑料扁平組件式封裝
QFP封裝的芯片引腳之間距離很小,管腳很細,一般大規(guī)模或超大型集成電路都采用這種封裝形式,其引腳數(shù)一般在100個以上。用這種形式封裝的芯片必須采用SMD將芯片與主板焊接起來。采用SMD安裝的芯片不必在主板上打孔,一般在主板表面上有設(shè)計好的相應(yīng)管腳的焊點。將芯片各腳對準相應(yīng)的焊點,即可實現(xiàn)與主板的焊接。用這種方法焊上去的芯片,如果不用專用工具是很難拆卸下來的。PFP方式封裝的芯片與QFP方式基本相同。唯一的區(qū)別是QFP一般為正方形,而PFP既可以是正方形,也可以是長方形。
QFP/PFP封裝具有以下特點:(1)適用于SMD表面安裝技術(shù)在PCB電路板上安裝布線。(2)適合高頻使用。(3)操作方便,可靠性高。(4)芯片面積與封裝面積之間的比值較小。Intel系列CPU中80286、80386和某些486主板采用這種封裝形式。
三、PGA插針網(wǎng)格陣列封裝
PGA芯片封裝形式在芯片的內(nèi)外有多個方陣形的插針,每個方陣形插針沿芯片的四周間隔一定距離排列。根據(jù)引腳數(shù)目的多少,可以圍成2~5圈。安裝時,將芯片插入專門的PGA插座。為使CPU能夠更方便地安裝和拆卸,從486芯片開始,出現(xiàn)一種名為ZIF的CPU插座,專門用來滿足PGA封裝的CPU在安裝和拆卸上的要求。
ZIF是指零插拔力的插座。把這種插座上的扳手輕輕抬起,CPU就可很容易、輕松地插入插座中。然后將扳手壓回原處,利用插座本身的特殊結(jié)構(gòu)生成的擠壓力,將CPU的引腳與插座牢牢地接觸,絕對不存在接觸不良的問題。而拆卸CPU芯片只需將插座的扳手輕輕抬起,則壓力解除,CPU芯片即可輕松取出。PGA封裝具有以下特點:(1)插拔操作更方便,可靠性高。(2)可適應(yīng)更高的頻率。Intel系列CPU中,80486和Pentium、Pentium Pro均采用這種封裝形式。
四、BGA球柵陣列封裝
隨著集成電路技術(shù)的發(fā)展,對集成電路的封裝要求更加嚴格。這是因為封裝技術(shù)關(guān)系到產(chǎn)品的功能性,當IC的頻率超過100MHz時,傳統(tǒng)封裝方式可能會產(chǎn)生所謂的“CrossTalk”現(xiàn)象,而且當IC的管腳數(shù)大于208 Pin時,傳統(tǒng)的封裝方式有其困難度。因此,除使用QFP封裝方式外,現(xiàn)今大多數(shù)的高腳數(shù)芯片(如圖形芯片與芯片組等)皆轉(zhuǎn)而使用BGA封裝技術(shù)。BGA一出現(xiàn)便成為CPU、主板上南/北橋芯片等高密度、高性能、多引腳封裝的最佳選擇。
BGA封裝技術(shù)又可詳分為五大類:(1)PBGA基板:一般為2~4層有機材料構(gòu)成的多層板。Intel系列CPU中,Pentium II、III、IV處理器均采用這種封裝形式。(2)CBGA基板:即陶瓷基板,芯片與基板間的電氣連接通常采用倒裝芯片的安裝方式。Intel系列CPU中,Pentium I、II、Pentium Pro處理器均采用過這種封裝形式。(3)FCBGA基板:硬質(zhì)多層基板。(4)TBGA基板:基板為帶狀軟質(zhì)的1~2層PCB電路板。(5)CDPBGA基板:指封裝中央有方型低陷的芯片區(qū)。
BGA封裝具有以下特點:(1)I/O引腳數(shù)雖然增多,但引腳之間的距離遠大于QFP封裝方式,提高了成品率。(2)雖然BGA的功耗增加,但由于采用的是可控塌陷芯片法焊接,從而可以改善電熱性能。(3)信號傳輸延遲小,適應(yīng)頻率大大提高。(4)組裝可用共面焊接,可靠性大大提高。
BGA封裝方式經(jīng)過十多年的發(fā)展已經(jīng)進入實用化階段。1987年,日本西鐵城公司開始著手研制塑封球柵面陣列封裝的芯片。而后,摩托羅拉、康柏等公司也隨即加入到開發(fā)BGA的行列。1993年,摩托羅拉率先將BGA應(yīng)用于移動電話。同年,康柏公司也在工作站、PC電腦上加以應(yīng)用。直到五六年前,Intel公司在電腦CPU中(即奔騰II、奔騰III、奔騰IV等),以及芯片組中開始使用BGA,這對BGA應(yīng)用領(lǐng)域擴展發(fā)揮了推波助瀾的作用。目前,BGA已成為極其熱門的IC封裝技術(shù),其全球市場規(guī)模在2000年為12億塊,預計2005年市場需求將比2000年有70%以上幅度的增長。
五、CSP芯片尺寸封裝
隨著全球電子產(chǎn)品個性化、輕巧化的需求蔚為風潮,封裝技術(shù)已進步到CSP。它減小了芯片封裝外形的尺寸,做到裸芯片尺寸有多大,封裝尺寸就有多大。即封裝后的IC尺寸邊長不大于芯片的1.2倍,IC面積只比晶粒大不超過1.4倍。
CSP封裝又可分為四類:(1)傳統(tǒng)導線架形式,代表廠商有富士通、日立、Rohm、高士達等等。(2)硬質(zhì)內(nèi)插板型,代表廠商有摩托羅拉、索尼、東芝、松下等等。(3)軟質(zhì)內(nèi)插板型,其中最有名的是Tessera公司的microBGA,CTS的sim-BGA也采用相同的原理。其他代表廠商包括通用電氣(GE)和NEC。(4)晶圓尺寸封裝:有別于傳統(tǒng)的單一芯片封裝方式,WLCSP是將整片晶圓切割為一顆顆的單一芯片,它號稱是封裝技術(shù)的未來主流,已投入研發(fā)的廠商包括FCT、Aptos、卡西歐、EPIC、富士通、三菱電子等。
CSP封裝具有以下特點:(1)滿足了芯片I/O引腳不斷增加的需要。(2)芯片面積與封裝面積之間的比值很小。(3)極大地縮短延遲時間。CSP封裝適用于腳數(shù)少的IC,如內(nèi)存條和便攜電子產(chǎn)品。未來則將大量應(yīng)用在信息家電、數(shù)字電視、電子書、無線網(wǎng)絡(luò)WLAN/GigabitEthemet、ADSL/手機芯片、藍芽等新興產(chǎn)品中。
六、MCM多芯片模塊
篇8
【鍵詞】集成電路 檢測技術(shù) 維護方法
引言：
集成電路（IC）作為微型的電子部件，在運行中不僅具有較高的可靠性，而且能夠使電氣設(shè)備的性能更好地發(fā)揮出來。由于集成電路所消耗的成本低，而且便于安裝和調(diào)試，因此在電氣設(shè)備中廣泛使用。目前的集成電路在設(shè)計上，對電路連接的各種元器件的集成度更高，使得引出腳的數(shù)量也越來越多。如果集成電路在運行中發(fā)生故障，就會面臨著檢修問題，其中集成電路的檢測技術(shù)是需要重視的。
一、集成電路的測試技術(shù)
集成電路是電子電路，從其組成來看，是由包括電阻、電感、晶體管以及電容等等的微型元器件所構(gòu)成。這些元器件在加工和制作都具有一定的工藝水準，使用電路連接的同時，將這些元器件的組合制作為半導體晶片封裝在專門的管殼中。當集成電路處于運行狀態(tài)的時候，要注重分析集成電路的參數(shù)，即電參數(shù)和極限參數(shù)。電參數(shù)是在集成電路運行中，處于電壓定值的情況下，集成電路的電流運行狀況以及所輸出的最大功率值；極限參數(shù)是指各項參數(shù)的極限值，包括電壓的極限值、功能消耗的極限值、環(huán)境溫度的極限值等等。同時，還要對集成電路的引腳進行分析。集成電路的引腳根據(jù)電流所發(fā)揮的功能不同而發(fā)揮著不同的作用，也因此而對引腳外的電路設(shè)計就會有所不同。
二、集成電路的故障測試技術(shù)以及維護技術(shù)
集成電路的微型結(jié)構(gòu)能夠促使其所要發(fā)揮的各種功能得到滿足。集成電路將各種元件組合為一個整體后，就構(gòu)成了一個具有綜合性能的電路，元器件的兼容性使得集成電路的各種性能得以充分發(fā)揮。特別是集成電路的微型化設(shè)計、智能化發(fā)展，使其運行中獲得了一定的保障。但是，當集成電路在應(yīng)用領(lǐng)域中發(fā)揮作用的同時，也會由于各種原因而導致故障發(fā)生，嚴重影響了集成電路的功能性有效發(fā)揮。這就需要對
1、確認信號輸入和輸出的引腳。集成電路運行中，要能夠明確信號輸入的引腳，之后才可以對集成電路的輸入信號進行處理。輸出信號是通過引腳而進入到外電路當中，在進行維護的時候，要對信號的輸出質(zhì)量進行檢查。
2、對電源引腳狀況進行檢查。當電源的引腳都沒有出現(xiàn)直流電壓的時候，就要對電源的引腳進行檢查，同時對電路中所存在的引腳直流電壓使用內(nèi)阻測量工具及西寧見擦，以避免由于引腳電壓問題而引發(fā)測量不準確。
3、集成電路的損壞元件可以用元件替代。如果集成電路出現(xiàn)了故障，且是由電路元件所造成的，如果沒有元件的情況下，可以采用加接的方法進行處理。在元器件的選擇上，以功率小的元件為主，其要注意電路連接的時候可以出現(xiàn)寄生耦合的現(xiàn)象。
4、對集成電路運行中的散熱問題要高度注意。在對功率比較大的電路進行檢查的時候，如果改各個電源電路是等同的，就要檢查集成電路運行中的散熱問題。當集成電路處于大功率運行狀態(tài)的時候，要注意必須要安裝散熱器，也可以是風扇。如果集成電路的功率很大，還可以采用熱輻射的方式進行散熱，也可以通過液冷的方式進行散熱處理。
5、集成電路檢測中要注意靜電沖擊的影響。在對集成電路進行檢測的時候，如果存在電路損壞的現(xiàn)象，就要注意采取技術(shù)措施以避免靜電沖擊而對電路造成不良印象。通常而言，集成電路所使用的電路為CMOS電路或者是TTL電路，電路所連接的是功率消耗非常少的元器件。但是，當集成電路處于運行狀態(tài)的時候，在人體靜電的沖擊下甚至會超過1000伏。這個數(shù)字已經(jīng)遠遠地超出了電路所承受的極限范圍，因此而導致電路損壞。
篇9
關(guān)鍵詞： 三維集成電路； 三維晶圓級封裝； 三維堆疊技術(shù)； 三維片上系統(tǒng)
中圖分類號： TN431.2?34 文獻標識碼： A 文章編號： 1004?373X（2014）06?0104?04
依靠減小特征尺寸來不斷提高集成度的方式因為特征尺寸越來越小而逐漸接近極限，而三維芯片則是繼續(xù)延續(xù)摩爾定律的最佳選擇[1]。理想的三維芯片是在硅片上交替的制造器件層和布線層，由于難度較大，現(xiàn)階段基本無法實現(xiàn)。目前的三維芯片，本質(zhì)上是封裝技術(shù)的一種延伸，是將多個裸晶片（die）堆疊起來，這種技術(shù)允許基本電路元件在垂直方向堆疊，而不是僅僅在平面互連。三維芯片的主流技術(shù)有兩種：SOI技術(shù)[2]和純硅技術(shù)[3]，TSV最小間距可達6 mm，最小直徑可達2 mm，即將走向量產(chǎn)階段，成為主流技術(shù)[4]。
三維芯片優(yōu)勢很多，除了明顯的提高集成度之外，更小的垂直互連，還可提高互連速度和減小最長全局連線。同時，連線的縮短會減少長連線上中繼器的數(shù)量，從而減少功耗[5]。因為堆疊的晶片可以是不同工藝的，三維芯片非常符合片上系統(tǒng)（System?on?Chip，SoC）的需求，生產(chǎn)異構(gòu)的復雜系統(tǒng)。三維芯片符合未來的高性能計算和多核/眾核處理器的需求。目前IBM和Intel都紛紛在眾核處理器中試用三維堆疊技術(shù)，如IBM的Cyclops系統(tǒng)[6]和Intel的萬億次計算系統(tǒng)[7]。
1 三維互連技術(shù)定義
為了能夠?qū)θS技術(shù)的前景有個更清晰的了解，首先需要確定三維技術(shù)的定義，并給眾多的技術(shù)一個明確的分類[8]。組成電子系統(tǒng)的基本模塊為晶體管、二極管、被動電路元件、MEMS等。通常電子系統(tǒng)由兩部分組成：基本模塊和用于連接它們的復雜的互連系統(tǒng)。互連系統(tǒng)是分級別的，從基本模塊之間窄而短的連線到電路塊之間的長連線。設(shè)計良好的集成電路，線網(wǎng)會分為本地互連線、中層互連線和頂層互連線。電路也是分級別的，則從晶體管、邏輯門、子電路、電路塊到最后的帶引腳的整電路。如今被稱為三維技術(shù)的，是一種特別的通孔技術(shù)，這種技術(shù)允許基本電路元件在垂直方向堆疊，而不是僅僅在平面互連。這是三維集成技術(shù)的最顯著特征，它帶來了單位面積上的高集成度。三維互連技術(shù)，指的是允許基本電子元件垂直堆疊的技術(shù)。這里的基本電子元件指的是基本電子器件，例如晶體管、二極管、電阻、電容和電感。三維互連技術(shù)相關(guān)的一些定義見表1。
表1 三維互連技術(shù)的定義及特征
3D?Packaging（3D?P）：使用傳統(tǒng)包裝技術(shù)的三維集成，例如引線鍵合（wirebonding），層疊封裝（package?on?package stacking）或嵌入PCB板。
3D?Wafer?Level?Packaging（3D?WLP）：使用晶圓級封裝技術(shù)的三維集成，在晶圓制造之后進行，例如倒裝封裝、fan?in和fan?out重構(gòu)晶圓級封裝。
3D?System?on?Chip（3D?SoC）：做為片上系統(tǒng)（System?on?Chip，SoC）設(shè)計的電路，但是用堆疊的多層晶片實現(xiàn)的。三維互連直接連接不同晶片上的電路塊。這種互連是全局級別的互連，可以允許大量的使用IP塊。
3D?Stacked?Integrated?Circuit（3D?SIC）：允許三維堆疊棧中的不同層的電路塊之間有直接的互連，這種互連是頂層和中層級別的互連線。這種三維堆疊棧由一系列的前段工藝（器件）和后段工藝（互連線）的交替堆疊而成的。
3D?Integrated?Circuit（3D?IC）：由各種有源器件直接堆疊而成。這里的互連是本地級的。這種三維堆棧是由器件和互連線混合堆疊而成的。
在上述介紹了很多實現(xiàn)三維互連的技術(shù)。其中備受關(guān)注的一個是硅通孔TSV技術(shù)，這個技術(shù)被廣泛的用于3D?WLP， 3D?SoC和 3D?SIC的互連線中。
硅通孔（Through Silicon Via，TSV），也叫硅穿孔，是一種穿透硅晶圓的器件層的垂直電連接[3]。具體的說，TSV就是用來連通晶圓上下兩邊的通孔，在通孔中灌注導體形成連線。灌注的導體可以根據(jù)其具體工藝來確定，如導電材料銅、鎢以及多晶硅，并用絕緣層（常為二氧化硅）將TSV導電材料與基底隔離開。這層絕緣層也確定了TSV主要的寄生電容及熱性能。TSV導體與通孔壁之間鍍有一層很薄的阻礙層（如鉭），用來阻止導體中的金屬原子向硅基底滲透。TSV通孔的形成有Bosch深反應(yīng)性離子蝕刻（Bosch Deep Reactive Ion Etching，Bosch DRIE）、雷射鉆孔（laser drilling）、低溫型深反應(yīng)性離子蝕刻（cryogenic DRIE）和各種濕式蝕刻（等向性和非等向性蝕刻）技術(shù)。在通孔形成的工藝上，特別強調(diào)其輪廓尺寸一致性，導孔不能有殘渣，且通孔的形成必須滿足相當高的速度要求。
有很多方法可用于實現(xiàn)基于TSV的3D?SIC和3D?WLP，不過大致都劃分為如下工序：硅通孔階段、晶圓減薄、薄晶圓處理和背部處理、三維鍵合。這些工序的順序可能不同，會產(chǎn)生一系列的工藝流程。這些工藝流程可以按照四種特征來分類，具體如下：
（1） 按照TSV過程與器件擴散過程的先后順序（見圖1）。先通孔：通孔工藝在前段工藝（Front?End of Line，F(xiàn)EOL）之前；采用這種技術(shù)使用的導電材料需要承受后段工藝的高溫熱沖擊（常大于1 000 oC），所以只能選擇多晶硅為通孔材料；中通孔：通孔工藝在前段工藝FEOL器件制造之后，但是在后段工藝（back?end of line，BEOL）互連線之前；后通孔：通孔工藝在后段工藝之后，或與互連線工藝集成在一起進行；采用這種技術(shù)可以使用金屬材料如銅和鎢。
（2） 根據(jù)TSV工藝與三維鍵合工藝的順序來劃分：TSV工藝在三維鍵合工藝之前或者之后。
（3） 根據(jù)晶圓減薄與三維鍵合工藝的順序來劃分：晶圓減薄工藝在三維鍵合工藝之前或者之后。
（4） 根據(jù)三維鍵合工藝來劃分：分為晶圓到晶圓（Wafer?to?Wafer，W2W）[9]鍵合、晶片到晶圓（Die?to?Wafer，D2W）[10?11]鍵合、晶片到晶片（Die?to?Die，D2D）[12?14]鍵合三種。采用的晶圓鍵合方法，包括：氧化物融熔鍵合（oxide fusion bonding）、聚合物黏著鍵合（polymer adhesive bonding） 、金屬?金屬鍵合（metal?metal bonding）。其中，金屬?金屬鍵合又可分為：金屬融熔鍵合（metal fusion bonding）和金屬共晶鍵合 （metal eutectic bonding），如：銅錫共晶（Cu?Sn eutectic）等。
以上是按照四種主要的特征來劃分，除此以外，還可以按照另外的特征來劃分，例如F2F（face?to?face）鍵合或者B2F（back?to?face）鍵合等。上面定義的通用流程特征可應(yīng)用于3D?WLP和3D?SIC的頂層互連線和中層互連線。
對于3D?WLP TSV技術(shù)，后通孔的路徑是最重要的，它在三維鍵合之前完成，可以是前面TSV（TSV與互連線在器件的同側(cè)）或者是背面TSV（TSV在器件背面）。這些方法不僅僅可以用于平常的半導體技術(shù)，而且可以用于無源器件或者混合信號模塊。另外，與TSV相關(guān)的問題還包括成品率、TSV可靠性、TSV寄生效應(yīng)、TSV冗余、熱通孔等問題，均是研究熱點。
2 三維技術(shù)藍圖
依據(jù)上文的三維互連線級別和三維工藝的定義，給出了每個級別的TSV的發(fā)展藍圖如表2，表3所示[8]。對于3D?SIC，它分兩個互連線級別，具體如下：頂層互連線級別的3D?SIC和3D?SoC。這種技術(shù)允許W2W， D2W和D2D堆疊。這種三維TSV工序一般與硅晶圓的制造生產(chǎn)線集成在一起，而三維鍵合工序一般在硅工序之外。中層互連線級別的3D?SIC，例如小電路塊的三維堆疊。這種技術(shù)一般是W2W堆疊。三維TSV工序與三維鍵合工序都集成在硅制造生產(chǎn)線之中。
表2 頂層互連線級別的3D?SIC/3D?SoC發(fā)展藍圖
Intel認為三維芯片是未來芯片的發(fā)展趨勢，它會帶來架構(gòu)的極大改變，未來即將邁入三維時代。Intel實驗室與臺灣工研院有合作開發(fā)采用三維芯片架構(gòu)的低功耗內(nèi)存技術(shù)，該技術(shù)將來可應(yīng)用在百萬級計算、超大規(guī)模云數(shù)據(jù)中心等大型系統(tǒng)以及智能手機、Ultrabook、平板計算機等移動系統(tǒng)中。Amkor公司和位于比利時的納米電子和納米技術(shù)研究中心IMEC，將合作開發(fā)成本效益高的基于晶圓級三維集成技術(shù)。許多公司如IBM；Amkor，Intel，IMEC，Samsung，Qimonda AG，德州儀器、Tessera，Tezzaron，Ziptronix，Xanoptix，ZyCube都在研究三維集成技術(shù)；TSMC（臺灣）、Tezzaron、特許（新加坡）已有晶圓廠宣布有意將TSV技術(shù)量產(chǎn)，這些都是三維技術(shù)走向量產(chǎn)階段、成為主流技術(shù)的前兆。
表3 中層互連線級別的3D?SIC發(fā)展藍圖
3 三維集成技術(shù)面臨的挑戰(zhàn)
成功的發(fā)展三維集成電路是一個綜合復雜的問題，這個過程中面臨多種挑戰(zhàn)，需要克服很多問題。本文列出了幾個最關(guān)鍵的問題，具體如下：
（1） 技術(shù)限制。三維集成技術(shù)的工藝還不完善。現(xiàn)在比較成熟的技術(shù)我們俗成2.5D，采用的bond?pad方式連線的晶圓級封裝技術(shù)。基于TSV的三維堆疊技術(shù)目前已能實現(xiàn)，但是尚未大規(guī)模量產(chǎn)和一個完整的量產(chǎn)方案。例如是先通孔還是后通孔，三維集成是采用原有的設(shè)備改裝還是全新的技術(shù)，是否會產(chǎn)生一種全新的三維集成廠，負責專門的三維集成工作，這些各個公司都有自己的研究方案，但尚未形成成熟的技術(shù)路線。
（2） 測試問題。測試技術(shù)也面臨挑戰(zhàn)，傳統(tǒng)測試技術(shù)是針對單層系統(tǒng)設(shè)計的，未提供針對多層芯片集成的整體系統(tǒng)測試技術(shù)。
（3） 三維互連的設(shè)計問題。三維互連設(shè)計的問題主要表現(xiàn)在：第一，三維芯片中個各層可能是采用不用工藝完成的，要綜合的對不同的層進行互連設(shè)計難度很大。現(xiàn)在常用的方法是，先進行一個三維劃分，然后再進行各個層內(nèi)的設(shè)計；第二，跨越幾個層的全局互連線，例如時鐘和電源電路，均需要重新考慮設(shè)計問題。
（4） 散熱問題。在二維集成電路中，芯片發(fā)熱已經(jīng)對電路性能和可靠性產(chǎn)生了重要影響，采用三維工藝后，有源器件集成密度的大幅提升促使芯片功耗劇增，加之芯片內(nèi)部使用的電介質(zhì)填充材料導熱性能不佳，種種不利因素使得三維集成電路芯片散熱問題雪上加霜，散熱問題成為集成電路物理設(shè)計中必須首先考慮的難點問題之一。目前也提出了很多解決熱量問題的方案，但是并沒有一個公認的完善的解決方案。
（5） CAD工具問題。集成電路的計算機輔助設(shè)計作為芯片設(shè)計的關(guān)鍵技術(shù)，對芯片性能、功耗、工作溫度、設(shè)計?制造通過率等都有著巨大影響，是三維集成電路發(fā)展的基石。過去幾年來三維集成工藝的發(fā)展成熟，使得人們已開始在三維集成電路方面開展積極的探索，但是目前的三維集成電路的CAD軟件尚不完善，大部分均為現(xiàn)有的二維CAD軟件的簡單擴展，還沒有一個通用的全面的軟件。
4 結(jié) 語
CMOS集成電路發(fā)展至今，傳統(tǒng)二維（2D）平面集成工藝已達集成密度極限，為了提升芯片性能，集成更多晶體管，就必須增加芯片尺寸，而芯片尺寸增加帶來全局互連距離的延長，從而引發(fā)了更嚴峻的互連問題：延時增加、噪聲、信號串擾問題不斷加劇限制了數(shù)據(jù)總線帶寬，互連問題成為二維集成電路的瓶頸。要克服互連線帶寬限制，必須實質(zhì)性地改變設(shè)計方法。
三維集成電路是傳統(tǒng)二維集成電路從傳統(tǒng)平面集成方式向垂直方向立體集成方式的延伸。三維集成電路的優(yōu)勢在于：多層器件重疊結(jié)構(gòu)使芯片集成密度成倍提高；TSV結(jié)構(gòu)使互連長度大幅度縮短，提高傳輸速度并降低了功耗；重疊結(jié)構(gòu)使單元連線縮短，并使并行信號處理成為可能，提高了芯片的處理能力；多種工藝，如CMOS、MEMS、SiGe、GaAs混合集成，使集成電路功能多樣化；減少封裝尺寸，降低設(shè)計和制造成本。本文給出了三維技術(shù)的定義，并給眾多的三維技術(shù)一個明確的分類，包括三維封裝（3D?P）、三維晶圓級封裝（3D?WLP）、三維片上系統(tǒng)（3D?SoC）、三維堆疊芯片（3D?SIC）、三維芯片（3D?IC）。給出了比較有應(yīng)用前景的幾種技術(shù)，三維片上系統(tǒng)和三維堆疊芯片的技術(shù)藍圖。最后，分析了三維集成電路存在的一些問題，包括技術(shù)問題、測試問題、散熱問題、互連線問題和CAD工具問題，并指出了未來的研究方向。
參考文獻
[1] BANSAL S. 3?d stacked die： Now or future？[C]// Proceedings of Design Automation Conference. [S.l.]： DAC， 2010： 298?299.
[2] KOESTER S J. Wafer?level 3d integration technology [J]. IBM Journal of Research and Development， 2008， 52（6）： 583?597.
[3] PATTI R S. Three?dimensional integrated circuits and the future of system?on?chip designs [J]. Proceedings of the IEEE， 2006， 94（6）： 1214?1224.
[4] PAVLIDIS V F， FRIEDMAN E G. Interconnect?based design methodologies for three?dimensional integrated circuits [J]. Proceedings of the IEEE， 2009， 97： 123?140.
[5] ZHANG R， ROY K， KOH C?K， JANES D B. Stochastic interconnect modeling， power trends， and performance characterization of 3?d circuits [J]. IEEE Transactions on Electron Devices， 2001， 48（4）： 638?652.
[6] ZHANG Y. A study of the on?chip interconnection network for the ibm cyclops64 multi?core architecture [C]// Proceedings of Parallel and Distributed Processing Symposium. [S.l.]： PDPS， 2006： 10?14.
[7] Anon. Addressing the challenges of tera?scale computing [J]. Intel Technology Journal， 2009，13（4）： 1?11.
[8] Anon. International technology roadmap for semiconductors [R/OL]. [2013?07?02]. http：// .
[9] TAOUIL M， HAMDIOUI S. Yield improvement for 3d wafer?to?wafer stacked memories [J]. Journal of Electronic Testing?Theory and Applications， 2012， 28（4）： 523?534.
[10] CHOI W K. A novel die to wafer （d2w） collective bonding method for mems and electronics heterogeneous 3D integration [C]. Proceedings of 2010 60th Electronic Components and Technology Conference. [S.l.]： ECTC， 2010： 829?833.
[11] TAOUIL M. Test impact on the overall die?to?wafer 3d stacked IC cost [J]. Journal of Electronic Testing?Theory and Applications， 2012， 28（1）： 15?25.
[12] BOWMAN K A. Impact of die?to?die and within?die parameter variations on the clock frequency and throughput of multi?core processors [J]. IEEE Transactions on Very Large Scale Integration （VLSI） Systems， 2009， 17（12）： 1679?1690.
篇10
關(guān)鍵詞：電子科學與技術(shù)；實驗教學體系；微電子人才
作者簡介：周遠明（1984-），男，湖北仙桃人，湖北工業(yè)大學電氣與電子工程學院，講師；梅菲（1980-），女，湖北武漢人，湖北工業(yè)大學電氣與電子工程學院，副教授。（湖北 武漢 430068）
中圖分類號：G642.423 文獻標識碼：A 文章編號：1007-0079（2013）29-0089-02
電子科學與技術(shù)是一個理論和應(yīng)用性都很強的專業(yè)，因此人才培養(yǎng)必須堅持“理論聯(lián)系實際”的原則。專業(yè)實驗教學是培養(yǎng)學生實踐能力和創(chuàng)新能力的重要教學環(huán)節(jié)，對于學生綜合素質(zhì)的培養(yǎng)具有不可替代的作用，是高等學校培養(yǎng)人才這一系統(tǒng)工程中的一個重要環(huán)節(jié)。[1，2]
一、學科背景及問題分析
1.學科背景
21世紀被稱為信息時代，信息科學的基礎(chǔ)是微電子技術(shù)，它屬于教育部本科專業(yè)目錄中的一級學科“電子科學與技術(shù)”。微電子技術(shù)一般是指以集成電路技術(shù)為代表，制造和使用微小型電子元器件和電路，實現(xiàn)電子系統(tǒng)功能的新型技術(shù)學科，主要涉及研究集成電路的設(shè)計、制造、封裝相關(guān)的技術(shù)與工藝。[3]由于實現(xiàn)信息化的網(wǎng)絡(luò)、計算機和各種電子設(shè)備的基礎(chǔ)是集成電路，因此微電子技術(shù)是電子信息技術(shù)的核心技術(shù)和戰(zhàn)略性技術(shù)，是信息社會的基石。此外，從地方發(fā)展來看，武漢東湖高新區(qū)正在全力推進國家光電子信息產(chǎn)業(yè)基地建設(shè)，形成了以光通信、移動通信為主導，激光、光電顯示、光伏及半導體照明、集成電路等競相發(fā)展的產(chǎn)業(yè)格局，電子信息產(chǎn)業(yè)在湖北省經(jīng)濟建設(shè)中的地位日益突出，而區(qū)域經(jīng)濟發(fā)展對人才的素質(zhì)也提出了更高的要求。
湖北工業(yè)大學電子科學與技術(shù)專業(yè)成立于2007年，完全適應(yīng)國家、地區(qū)經(jīng)濟和產(chǎn)業(yè)發(fā)展過程中對人才的需求，建設(shè)專業(yè)方向為微電子技術(shù)，畢業(yè)生可以從事電子元器件、集成電路和光電子器件、系統(tǒng)（激光器、太能電池、發(fā)光二極管等）的設(shè)計、制造、封裝、測試以及相應(yīng)的新產(chǎn)品、新技術(shù)、新工藝的研究與開發(fā)等相關(guān)工作。電子科學與技術(shù)專業(yè)自成立以來，始終堅持以微電子產(chǎn)業(yè)的人才需求為牽引，遵循微電子科學的內(nèi)在客觀規(guī)律和發(fā)展脈絡(luò)，堅持理論教學與實驗教學緊密結(jié)合，致力于培養(yǎng)基礎(chǔ)扎實、知識面廣、實踐能力強、綜合素質(zhì)高的微電子專門人才，以滿足我國國民經(jīng)濟發(fā)展和國防建設(shè)對微電子人才的迫切需求。
2.存在的問題與影響分析
電子科學與技術(shù)是一個理論和應(yīng)用性都很強的專業(yè)，因此培養(yǎng)創(chuàng)新型和實用型人才必須堅持“理論聯(lián)系實際”的原則。要想培養(yǎng)合格的應(yīng)用型人才，就必須建設(shè)配套的實驗教學平臺。然而目前人才培養(yǎng)有“產(chǎn)學研”脫節(jié)的趨勢，學生參與實踐活動不論是在時間上還是在空間上都較少。建立完善的專業(yè)實驗教學體系是電子科學與技術(shù)專業(yè)可持續(xù)發(fā)展的客觀前提。
二、建設(shè)思路
電子科學與技術(shù)專業(yè)實驗教學體系包括基礎(chǔ)課程實驗平臺和專業(yè)課程實驗平臺。基礎(chǔ)課程實驗平臺主要包括大學物理實驗、電子實驗和計算機類實驗；專業(yè)課程實驗平臺即微電子實驗中心，是本文要重點介紹的部分。在實驗教學體系探索過程中重點考慮到以下幾個方面的問題：
第一，突出“厚基礎(chǔ)、寬口徑、重應(yīng)用、強創(chuàng)新”的微電子人才培養(yǎng)理念。微電子人才既要求具備扎實的理論基礎(chǔ)（包括基礎(chǔ)物理、固體物理、器件物理、集成電路設(shè)計、微電子工藝原理等），又要求具有較寬廣的系統(tǒng)知識（包括計算機、通信、信息處理等基礎(chǔ)知識），同時還要具備較強的實踐創(chuàng)新能力。因此微電子實驗教學環(huán)節(jié)強調(diào)基礎(chǔ)理論與實踐能力的緊密結(jié)合，同時兼顧本學科實踐能力與創(chuàng)新能力的協(xié)同訓練，將培養(yǎng)具有創(chuàng)新能力和競爭力的高素質(zhì)人才作為實驗教學改革的目標。
第二，構(gòu)建科學合理的微電子實驗教學體系，將“物理實驗”、“計算機類實驗”、“專業(yè)基礎(chǔ)實驗”、“微電子工藝”、“光電子器件”、“半導體器件課程設(shè)計”、“集成電路課程設(shè)計”、“微電子專業(yè)實驗”、“集成電路專業(yè)實驗”、“生產(chǎn)實習”和“畢業(yè)設(shè)計”等實驗實踐環(huán)節(jié)緊密結(jié)合，相互貫通，有機銜接，搭建以提高實踐應(yīng)用能力和創(chuàng)新能力為主體的“基本實驗技能訓練實踐應(yīng)用能力訓練創(chuàng)新能力訓練”實踐教學體系。
第三，兼顧半導體工藝與集成電路設(shè)計對人才的不同要求。半導體的產(chǎn)業(yè)鏈涉及到設(shè)計、材料、工藝、封裝、測試等不同領(lǐng)域，各個領(lǐng)域?qū)θ瞬诺囊蠹扔泄残裕灿袀€性。為了擴展大學生知識和技能的適應(yīng)范圍，實驗教學必須涵蓋微電子技術(shù)的主要方面，特別是目前人才需求最為迫切的集成電路設(shè)計和半導體工藝兩個領(lǐng)域。
第四，實驗教學與科學研究緊密結(jié)合，推動實驗教學的內(nèi)容和形式與國內(nèi)外科技同步發(fā)展。倡導教學與科研協(xié)調(diào)發(fā)展，教研相長，鼓勵教師將科研成果及時融化到教學內(nèi)容之中，以此提升實驗教學質(zhì)量。
三、建設(shè)內(nèi)容
微電子是現(xiàn)代電子信息產(chǎn)業(yè)的基石，是我國高新技術(shù)發(fā)展的重中之重，但我國微電子技術(shù)人才緊缺，尤其是集成電路相關(guān)人才嚴重不足，培養(yǎng)高質(zhì)量的微電子技術(shù)人才是我國現(xiàn)代化建設(shè)的迫切需要。微電子學科實踐性強，培養(yǎng)的人才需要具備相關(guān)的測試分析技能和半導體器件、集成電路的設(shè)計、制造等綜合性的實踐能力及創(chuàng)新意識。
電子科學與技術(shù)專業(yè)將利用經(jīng)費支持建設(shè)一個微電子實驗教學中心，具體包括四個教學實驗室：半導體材料特性與微電子技術(shù)工藝參數(shù)測試分析實驗室、微電子器件和集成電路性能參數(shù)測試與應(yīng)用實驗室、集成電路設(shè)計實驗室、科技創(chuàng)新實踐實驗室。使學生具備半導體材料特性與微電子技術(shù)工藝參數(shù)測試分析、微電子器件、光電器件參數(shù)測試與應(yīng)用、集成電路設(shè)計、LED封裝測試等方面的實踐動手和設(shè)計能力，鞏固和強化現(xiàn)代微電子技術(shù)和集成電路設(shè)計相關(guān)知識，提升學生在微電子技術(shù)領(lǐng)域的競爭力，培養(yǎng)學生具備半導體材料、器件、集成電路等基本物理與電學屬性的測試分析能力。同時，本實驗平臺主要服務(wù)的本科專業(yè)為“電子科學與技術(shù)”，同時可以承擔“通信工程”、“電子信息工程”、“計算機科學與技術(shù)”、“電子信息科學與技術(shù)”、“材料科學與工程”、“光信息科學與技術(shù)”等10余個本科專業(yè)的部分實踐教學任務(wù)。
（1）半導體材料特性與微電子技術(shù)工藝參數(shù)測試分析實驗室側(cè)重于半導體材料基本屬性的測試與分析方法，目的是加深學生對半導體基本理論的理解，掌握相關(guān)的測試方法與技能，包括半導體材料層錯位錯觀測、半導體材料電阻率的四探針法測量及其EXCEL數(shù)據(jù)處理、半導體材料的霍爾效應(yīng)測試、半導體少數(shù)載流子壽命測量、高頻MOS C-V特性測試、PN結(jié)顯示與結(jié)深測量、橢偏法測量薄膜厚度、PN結(jié)正向壓降溫度特性實驗等實驗項目。完成形式包括半導體專業(yè)實驗課、理論課程的實驗課時等。
（2）微電子器件和集成電路性能參數(shù)測試與應(yīng)用實驗室側(cè)重于半導體器件與集成電路基本特性、微電子工藝參數(shù)等的測試與分析方法，目的是加深學生對半導體基本理論、器件參數(shù)與性能、工藝等的理解，掌握相關(guān)的技能，包括器件解剖分析、用圖示儀測量晶體管的交（直）流參數(shù)、MOS場效應(yīng)管參數(shù)的測量、晶體管參數(shù)的測量、集成運算放大器參數(shù)的測試、晶體管特征頻率的測量、半導體器件實驗、光伏效應(yīng)實驗、光電導實驗、光電探測原理綜合實驗、光電倍增管綜合實驗、LD/LED光源特性實驗、半導體激光器實驗、電光調(diào)制實驗、聲光調(diào)制實驗等實驗項目。完成形式包括半導體專業(yè)實驗課、理論課程的實驗課時、課程設(shè)計、創(chuàng)新實踐、畢業(yè)設(shè)計等。
（3）集成電路設(shè)計實驗室側(cè)重于培養(yǎng)學生初步掌握集成電路設(shè)計的硬件描述語言、Cadence等典型的器件與電路及工藝設(shè)計軟件的使用方法、設(shè)計流程等，并通過半導體器件、模擬集成電路、數(shù)字集成電路的仿真、驗證和版圖設(shè)計等實踐過程具備集成電路設(shè)計的能力，目的是培養(yǎng)學生半導體器件、集成電路的設(shè)計能力。以美國Cadence公司專業(yè)集成電路設(shè)計軟件為載體，完成集成電路的電路設(shè)計、版圖設(shè)計、工藝設(shè)計等訓練課程。完成形式包括理論課程的實驗課時、集成電路設(shè)計類課程和理論課程的上機實踐等。
（4）科技創(chuàng)新實踐實驗室則向?qū)W生提供發(fā)揮他們才智的空間，為他們提供驗證和實現(xiàn)自由命題或進行科研的軟硬件條件，充分發(fā)揮他們的想象力，目的是培養(yǎng)學生的創(chuàng)新意識與能力，包括LED封裝、測試與設(shè)計應(yīng)用實訓和光電技術(shù)創(chuàng)新實訓。要求學生自己動手完成所設(shè)計器件或電路的研制并通過測試分析，制造出滿足指標要求的器件或電路。目的是對學生進行理論聯(lián)系實際的系統(tǒng)訓練，加深對所需知識的接收與理解，初步掌握半導體器件與集成電路的設(shè)計方法和對工藝技術(shù)及流程的認知與感知。完成形式包括理論課程的實驗課時、創(chuàng)新實踐環(huán)節(jié)、生產(chǎn)實踐、畢業(yè)設(shè)計、參與教師科研課題和國家級、省級和校級的各類科技競賽及課外科技學術(shù)活動等。
四、總結(jié)
本實驗室以我國微電子科學與技術(shù)的人才需求為指引，遵循微電子科學的發(fā)展規(guī)律，通過實驗教學來促進理論聯(lián)系實際，培養(yǎng)學生的科學思維和創(chuàng)新意識，系統(tǒng)了解與掌握半導體材料、器件、集成電路的測試分析和半導體器件、集成電路的設(shè)計、工藝技術(shù)等技能，最終實現(xiàn)培養(yǎng)基礎(chǔ)扎實、知識面寬、實踐能力強、綜合素質(zhì)高、適應(yīng)范圍廣的具有較強競爭力的微電子專門人才的目標，以滿足我國國民經(jīng)濟發(fā)展和國防建設(shè)對微電子人才的迫切需求。
參考文獻：
[1]劉瑞，伍登學.創(chuàng)建培養(yǎng)微電子人才教學實驗基地的探索與實踐[J].實驗室研究與探索，2004，（5）：6-9.
