低功耗設計論文范文
時間：2023-03-25 11:50:01
導語：如何才能寫好一篇低功耗設計論文，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。
篇1
2月7日~11日在舊金山舉辦的2010 ISSCC,以“感知未來”為主題,向觀眾展示了集成電路的前沿進展、未來的技術方向以及“后CMOS時代”硅半導體技術的替代者。
集成電路發展的見證者
時至今日,由IEEE(國際電氣電子工程師協會)舉辦的ISSCC已經走過了57個年頭。集成電路歷史上一些里程碑式的創新大都會在ISSCC上首次公布:從1962年仙童公司的TTL(晶體管-晶體管邏輯)電路開辟了數字電路的集成時代,到1968年泰克公司的集成放大器將模擬電路帶入集成時代,再到1974年英特爾公司的8位處理器開啟了計算普及之門;更不用說多核、高性能CPU、低功耗技術、視頻處理器、可編程DSP(數字信號處理器)、WiFi、藍牙、CCD圖像傳感器等人們耳熟能詳的信息技術。
本次會議設有10個議題:低功耗數字技術、高性能數字技術、存儲器、模擬、射頻、數據轉換器、無線、有線、圖像/顯示/微電子機械系統/醫療和技術方向。
根據ISSCC公布的論文統計,來自世界多個國家和地區的半導體企業和高校等研究機構共向大會提交了638篇論文,其中有210篇被大會錄用。這兩個數字分別略高于2009年的582篇和203篇,稍低于2008年的656篇和237篇。從地域上看,北美和歐洲的論文數在國際金融危機最為嚴重的2008年也處于谷底,分別為78篇和52篇,而今年則達到86篇和59篇。從機構分布上看,在會議上達到或超過4篇的共有15家,其中英特爾以13篇位居其首,而產業界和學術界分別以51%和49%的比例在論文數量上平分秋色。
從注冊觀眾上,今年的觀眾數量較2009年提高了一成。集成電路產業歷來是整個IT產業的風向標,此次會議在論文和觀眾數量上都有所回升,這對于整個IT產業是個好消息。
我國內地是在2005年、2006年和2008年分別由新濤科技(上海)有限公司、中科院半導體所和清華大學實現了企業、研究機構和高校在ISSCC上論文的零突破。
高性能處理器龍爭虎斗
高性能處理器依舊是ISSCC的熱門之一,英特爾與AMD、IBM與Sun這兩對“冤家對手”,各自在會議上亮出自家的“鎮山之寶”。
32nm處理器成為英特爾與AMD比武的擂臺。英特爾在其《Westmere:32nm IA處理器家族》的論文中,披露了32nm 處理器Westmere系列的技術細節。Westmere在性能上從45nm處理器Nehalem的4內核/8線程提升到6內核/12線程,L3 緩存從8MB提升到12MB,晶體管數量則從7.31億個增加到11.7億個。得益于32nm制程技術,6個內核的Westmere的芯片面積(240mm2)甚至略小于4個內核的Nehalem(262mm2)。Westmere還在電源輸入端引入了反諧振電路和LC濾波器,以降低電源噪聲對QPI總線和DDR時鐘的干擾。
AMD沒有出現在ISSCC統計的論文達到或超過4篇的統計名單中,它在《32nm SOI CMOS下實現的x86-64內核》的論文中介紹了未來AMD 32nm處理器內核的一些特征:采用SOI技術,主頻超過3GHz,單個內核的功耗控制在2.5W~25W之間。
在RISC處理器上,IBM了性能較之上代產品POWER 6有近5倍提升的處理器POWER 7,這種計算性能的大幅提升,在當今處理器的更新換代中還是罕見的。POWER 7擁有8個內核,每個內核含4個線程。POWER 7采用45nm SOI工藝,它將原有外置的L3緩存集成到芯片上,每個內核擁有4MB的L3緩存,整個芯片的L3緩存高達32MB,芯片面積為467mm2。
被Oracle納入旗下的Sun在會上介紹了UltraSPARC家族的下一代產品的技術特征:采用40nm制程、16內核、128線程。這一信息的披露給UltraSPARC的用戶帶來些許的安慰,但Sun能否將其付諸實施,那還要Oracle說了算。
英特爾還在會上介紹了采用SoC(片上系統)技術的48內核處理器Message passing。這款被稱之為“SCC”(單芯片云計算)的處理器,除了在數據吞吐方面獨具匠心外,其工作頻率和電壓分別設有28檔和8檔,可以分別獨立調節,從而有效地降低了功耗。
綜觀高端處理器設計,各家都有自己的獨門絕技,而各家共同關注的依舊是在降低功耗的同時通過增加內核數量來提升整體性能。
低功耗處理器跨越1GHz門檻
與高端處理器將對性能的追求放在首位不同,降低功耗成為低功耗處理器的第一訴求。如今,伴隨著智能手機、消費電子產品以及其他嵌入式應用的發展,性能的提升已經成為低功耗處理器亟待解決的問題。
以未來智能手機的需求為例,它要求具有主頻到達GHz量級,高達100Mbps的數據傳輸率,而且智能手機的總功耗應該限制在1W水平上。通常,功耗和計算性能如同魚與熊掌一樣不可兼得。于是,一些創新的技術被引入低功耗處理器的設計之中。
英特爾在本次ISSCC上介紹了一種采用45nm工藝的自適應處理器原型。這種處理器內核應用錯誤診斷和錯誤恢復電路,實現了降低電壓和提高主頻兩個目的,該處理器在0.8伏這個超低的、接近門限電壓的工作電壓下,性能提高了22%。與此同時,該芯片1.3GHz的主頻也使得低功耗處理器的主頻突破了1GHz的門檻。
英國ARM公司介紹了Razor技術,Razor具有時序錯誤探測、錯誤恢復和電壓-頻率調節功能。采用這一技術的65nm ARM ISA處理器,工作在1GHz主頻和1.1伏時,可在功耗降低52%的同時保持性能不變。
篇2
論文摘要：功耗問題正日益變成VLSI系統實現的一個限制因素。對便攜式應用來說，其主要原因在于電池壽命，對固定應用則在于最高工作溫度。由于電子系統設計的復雜度在日益提高，導致系統的功耗得到其主要功耗成分。其次，以該主要功耗成分數學表達式為依據，突出實現SoC低功耗設計的各種級別層次的不同方法。
引言
從20世紀80年代初到90年代初的10年里，微電子領域的很多研究工作都集中到了數字系統速度的提高上，現如今的技術擁有的計算能力能夠使強大的個人工作站、復雜實時語音和圖像識別的多媒體計算機的實現成為可能。高速的計算能力對于百姓大眾來說是觸指可及的，不像早些年代那樣只為少數人服務。另外，用戶希望在任何地方都能訪問到這種計算能力，而不是被一個有線的物理網絡所束縛。便攜能力對產品的尺寸、重量和功耗加上嚴格的要求。由于傳統的鎳鉻電池每磅僅能提供20W.h的能量，因而功耗就變得尤為重要。電池技術正在改進，每5年最大能將電池的性能提高30%，然而其不可能在短期內顯著地解決現在正遇到的功耗問題。
雖然傳統可便攜數字應用的支柱技術已經成功地用于低功耗、低性能的產品上，諸如電子手表、袖珍計算器等等，但是有很多低功耗、高性能可便攜的應用一直在增長。例如，筆記本計算機就代表了計算機工業里增長最快的部分。它們要求與桌上計算機一樣具有同樣的計算能力。同樣的要求在個人通信領域也正在迅速地發展，如采用了復雜語音編解碼算法和無線電調制解調器的帶袖珍通信終端的新一代數字蜂窩網。已提出的未來個人通信服務PCS（PersonalCommunicationServices）應用對這些要求尤其明顯，通用可便攜多媒體服務是要支持完整的數字語音和圖像辨別處理的。在這些應用中，不僅語音，而且數據也要能在無線鏈路上傳輸。這就為實現任何人在任何地方的任何時間開展任何想要的業務提供了可能。但是，花在對語音、圖像的壓縮和解壓上的功耗就必須附加在這些可便攜的終端上。確實，可便攜能力已經不再明顯地和低性能聯系在一起了；相反，高性能且可便攜的應用正在逐步得到實現。
當功率可以在非便攜環境中獲得時，低功耗設計的總理也變得十分關鍵。直到現在，由于大的封裝、散熱片和風扇能夠輕而易舉地散掉芯片和系統所產生的熱，其功耗還未引起多大的重視。然而，隨著芯片和系統尺寸持續地增加，要提供充分的散熱能力就必須付出重要代價，或使所提供的總體功能達到極限時，設計高性能、低功耗數字系統方法的需求就會變得更為顯著。幸好，現在已經發展了許多技術來克服這些矛盾。
由于可以高度集成，并具有低功耗、輸入電流小、連接方便和具有比例性等性質，CMOS邏輯電路被認為是現今最通用的大規模集成電路技術。下面研究CMOS集成電路的功耗組成，概述實現集成電路——SoC（SystemonChip）系統的低功耗設計的諸多方法。目的在于揭示當今電子系統結構復雜度、速度和其功耗的內在聯系，在及在數字電子系統設計方向上潛在的啟示。
1CMOS集成電路功耗的物理源
要研究SoC的低功耗設計，首先要物理層次上弄清該集成電路的功耗組成，其次，才能從物理實現到系統實現上采用各種方法來節省功耗，達到低功耗設計的目的。圖1為典型CMOS數字電路的功耗物理組成。
（1）動態功耗
動態功耗是由電路中的電容引起的。設C為CMOS電路的電容，電容值為PMOS管從0狀態到H狀態所需的電壓與電量的比值。以一個反相器為例，當該電壓為Vdd時，從0到H狀態變化（輸入端）所需要的能量是CVdd2。其中一半的能量存儲在電容之中，另一半的能量擴展在PMOS之中。對于輸出端來說，它從H到0過程中，不需要Vdd的充電，但是在NMOS下拉的過程中，會把電容存儲的另一半能量消耗掉。如果CMOS在每次時鐘變化時都變化一次，則所耗的功率就是CBdd2f，但并不是在每個時鐘跳變過程之中，所有的CMOS電容都會進行一次轉換（除了時鐘緩沖器），所以最后要再加上一個概率因子a。電路活動因子a代表的是，在平均時間內，一個節點之中，每個時鐘周期之內，這個節點所變化的幾率。最終得到的功耗表達式為：Psw=aCVdd2f。
（2）內部短路功耗
CMOS電路中，如果條件Vtn<Vin<Vdd-|Vtp|（其中Vtn是NMOS的門限電壓，Vtp是PMOS的門限電壓）成立，這時在Vdd到地之間的NMOS和PMOS就會同時打開，產生短路電流。在門的輸入端上升或者下降的時間比其輸出端的上升或者下降時間快的時候，短路電流現象會更為明顯。為了減少平均的短路電路，應盡量保持輸入和輸出在同一個沿上。
一般來說，內部短路電流功耗不會超過動態功耗的10%。而且，如果在一個節點上，Vdd<Vtn+|Vtp|的時候，短路電流會被消除掉。
（3）靜態漏電功耗
靜態漏電掉的是二極管在反向加電時，晶體管內出現的漏電現象。在MOS管中，主要指的是從襯底的注入效應和亞門限效應。這些與工藝有關，而且漏電所造成的功耗很小，不是考慮的重點。
（4）小結
通過設計工藝技術的改善，Pint和Pleak能被減小到可以忽略的程度，因而Psw也就成為功耗的主要因素。后面所做的功耗優化大部分是圍繞這一個公式來進行的。對于SoC來說，所有的方法都是圍繞著動態功耗來做文章的，因為在電路信號變化時，功耗消耗主要在電路中電容的充放電過程。如果從各個層次、各個方面盡量減少電路的充放電，將是我們關心的主題。
2降低集成電路SoC功耗的方法
功耗對于一個便攜式SoC數字系統來說尤為重要。事實上，很多便攜式SoC系統的設計，是先進行功耗分析，由功耗分析的結果再來劃分設計結構?？梢哉f，功耗將可能決定一切?，F在要做的是，根據功耗分析的結果，評判SoC結構，改進設計，優化方案。
SoC系統的功耗所涉及的內容十分廣泛，從物理實現到系統實現都可以采用各種方法來節省和優化功耗。通過對國外大量文獻的查閱，我們得到了常用的實現低功耗設計的各種較為有效的方法，
（1）系統級功耗管理
這一部分實際上是動態功耗管理。主要做法是在沒有操作的時候（也就是在SoC處于空閑狀態的時候），使SoC運作于睡眠狀態（只有部分設備處于工作之中）；在預設時間來臨的時候，會產生一個中斷。由這個中斷喚醒其它設備。實際上，這一部分需要硬件的支持，如判斷，周期性的開、關門控時鐘（gateclock）等。
（2）軟件代碼優化
軟件代碼優化是針對ARM嵌入式處理器而言的。對于編譯器來說，所起的使用不到1%，而對于代碼的優化則可以產生高達90%的功耗節省。Simunic等人曾分別做過用各種針對ARM處理器的編譯器進行的試驗。比此的實驗結果發展，風格比較好的代碼產生的效果遠比用ARM編譯器優化的效果好。
（3）Clock控制
這是在ASIC設計中行之有效的方法之一。如果SoC芯片在正常工作，有很大一部分模塊（它們可能是用于一些特殊用途中，如調試Debug、程序下載等）是乖于空閑狀態的，這些器件的空運作會產生相當大的功耗。這一部分應使用時鐘控制，即clockenable&disable。
（4）RTL級代碼優化
與軟件相似，不同的RTL（RegisterTransferLevel，寄存器傳輸級）代碼，也會產生不同的功耗，而且RTL代碼的影響比軟件代碼產生的影響可能還要大。因為，RTL代碼最終會實現為電路。電路的風格和結構會對功耗產生相當重要的影響。
RTL級代碼優化主要包括：
①對于CPU來說，有效的標準功耗管理有睡眠模式和部分未工作模塊掉電。
②硬件結構的優化包括能降低工作電壓Vdd的并行處理、流水線處理以及二者的混合處理。
③降低寄存電容C的片內存儲器memory模塊劃分。
④降低活動因子a的信號門控、減少glitch（毛刺）的傳播長度、Glitch活動最小化、FSM（有限狀態機）狀態譯碼的優化等。
⑤由硬件實現的算法級的功耗優化有：流水線和并行處理、Retiming(時序重定)、Unfolding（程序或算法的展開）、Folding(程序或算法的折疊)等等基本方法以及其組合。
（5）后端綜合與布線優化
既然SoC的功耗與寄生電容的充放電有很大的關系，作為后端綜合與布線，同樣也可采取一些措施來減少寄存器電容。可以優化電路，減少操作（電路的操作），選擇節能的單元庫，修改信號的相關關系，再次綜合減少毛刺的產生概率。
實際上，這一部分與使用的工具有關。與軟件部分有相同之處，后端綜合與布線同軟件的編譯差不多。軟件編譯的結果是產生可執行的機器代碼；而RTL的綜合與布線是把RTL代碼編譯成真實的電路。但是，后端綜合與布線優化比較編譯優化有更好的效果。這是因為一段RTL代碼所對應的電路是可以有多種形式的；同時現有些編譯器會根據設計者提供的波形，智能地修改電路（前提是最終電路的效果還是一樣的），編譯器就會進行相關的優化。但是后端綜合的優化與RTL級代碼優化和時鐘控制相比，同樣的RTL級與時鐘優化所產生的影響要遠大于用編譯工具所產生的影響。
（6）功耗的精確計算
后端綜合與布線工具不但可以根據基本單元提供的功耗參數進行優化，還可以根據這些參數估算出整個SoC的功耗。正因為有這樣一些工具，使我們可以精確地知道我們所設計的是否達到設計要求。萬一設計功耗不符合總體要求，則可能要求從系統級到物理綜合布線都要做出檢查與分析，做出可能的改進，盡可能地減少功耗以達到設計要求。
（7）小結
從上面的各種降低以及估算功耗的方法可以看出，SoC系統的拉耗優化涉及到從物理實現到系統實現的方方面面，是芯片設計中一個十足的系統工程?？梢哉f，功耗可以決定一切。
結語
本文首先分析了CMOS集成電路的功耗物理組成，得到了其主要功耗成分。其次，以該主要功耗成分數學表達式為指導，突出了SoC低功耗設計的各種級別層次的不同方法。不管是現在還是將來，該領域的重要性將會日益顯著。在下面的一些發展方向還將會有較大的發展：
①實現SoC系統設計的變換以及映射技術的進一步探索。
②將各種低功耗設計手段按照各性質最佳綜合起來，以便使用基于人工智能的技術（如遺傳算法和啟發式算法等等）來研究。
③發展以實現低功耗為目的CPU指令程序的改寫技術，以將其擴展到復雜SoC系統的設計中。
④進一步研究應用于SoC低功耗設計的編碼和信號表示技術。
篇3
【關鍵詞】救生艙；溫濕度；SHT75
Abstract：Rescue capsule as underground emergency shelter for the cabin temperature and humidity monitoring and control，you can extend the survival time of the trapped miners.Systems based on the importance of rescue capsule and SHT75 temperature and humidity monitoring with high accuracy，small size，etc.，designed a SHT75 temperature and humidity detection system is based，and temperature and humidity testing SHT75 compensate calculated values to ensure that the rescue capsule temperature and humidity testing.
Keywords：Rescue capsule；Temperature and humidity；SHT75
1.引言
救生艙作為井下緊急避難場所，其艙內溫度和濕度的實時監測與控制，是延長被困礦工生存的工作之一。為延長救生艙備用電池的工作時間，因此要求各用電設備均低功耗。
SHT75溫濕度傳感器克服了傳統傳感器在檢測時溫度變化對濕度產生的影響且測量結束時可自動進行休眠模式，大大減小系統功耗，因此本文采用SHT75[4]作為井下救生艙溫濕度檢測傳感器并對其工作原理、電路以及數據的補償進行了詳細分析與設計。
2.SHT75溫濕度傳感器
2.1 SHT75溫濕度傳感器概述
SHT75是一款集溫度、濕度于一體的傳感器，采用CMOSens技術，具有體積小、抗干擾能力強、功耗低等優點。采用兩線數字化接口，可與單片機直接相連，大大減小了電路。其內部結構圖如圖1所示。
圖1 SHT75內部結構
SHT75具有較寬的溫濕度測量范圍。分別為-40℃～123.8℃和0～100%RH。若芯片工作在非正常條件下，則會導致采集的信號暫時性漂移，需要對傳感器進行校正。在溫度為100～105℃，相對濕度小于5%RH的條件下保持10小時即可自動校正；或者在溫度為20～30℃，相對濕度大于75%RH的條件下保持12小時。
SHT75在默認條件下，溫濕度測量分辨率分別為14bit和12bit，但在高速測量或者超低功耗情況下，溫度和濕度采樣分辨率可分別下降為12bit和8bit。
2.2 SHT75溫濕度傳感器工作原理
SHT75溫濕度傳感器芯片上設計有傳感器穩壓電路、信號運算處理電器、標定數據存儲器、溫濕度傳感元件、14位AD轉換電路和兩線數字串行接口電路，輸出信號是經過全量程標定和補償的數字信號。以I2C總線的通信方式與單片機相連，芯片內部OPT存儲器保存有校準系數。
3.SHT75與MSP430單片機電路設計
為降低系統功耗，本設計采用美國TI公司的超低功耗型號為MSP430F149的16位單片機與SHT75溫濕度傳感器相連接[1]，通過兩個普通IO口模擬I2C總線與傳感器通信。根據需要，在救生艙內可安裝多個傳感器掛在IIC總線上。SHT75與MSP430F149單片機電路連接如圖2所示。
圖2 SHT75與MSP430F149單片機電路連接圖
4.溫濕度數據檢測
4.1 SHT75寄存器操作
單片機通過模擬I2C總線與SHT75進行數據傳輸，通過寫入不同的指令實現對SHT75的寄存器操作。SHT75寄存器指令代碼如表2所示。
4.2 溫濕度數據處理與補償計算
SHT75傳感器數字信號輸出時通過8bit CRC[5]校驗保證數據傳輸的正確性。由于通過SHT75檢測的溫濕度信號曲線為非線性，因此需要對檢測的數據進行補償，補償公式如下：
RHliner=c1+c2?SORH+c3?SORH2 （式1）
式中，RHliner表示檢測的線性濕度值，SORH表示從SHT75中讀取的溫度值，在測量精度為12bit時，c1為-4，c2為0.0405，c3為-2.8?10-6；在測量精度為8bit時，c1為-4，c2為0.648，c3為-7.2?10-4；
由于溫度對濕度測量會產生較大影響，因此在所測溫度點進行補償運算，補償運算公式如式2所示。
RHtrue=（ToC-25）（t1+t2?SORH）+RHliner （式2）
式中，RHtrue為實際測量的相對濕度值，ToC為實際測量的溫度值，在測量精度為12bit時，t1為0.01，t2為0.00008；在測量精度為12bit時，t1為0.01，t2為0.00128；
在進行溫度測量時，由于溫度傳感器具有很好的線性，可直接使用式3進行處理計算。
式中，ToC為校正后溫度讀數，SOT為直接讀取的溫度數據，參數d1功能供電電壓有關，具體如表3所示。
參數d2在測量精度為14bit時，d2為0.01℃或為0.018；在測量精度為12bit時，d2為0.04℃或為0.072。
5.結語
本文基于SHT75溫濕度傳感器及超低功耗的MSP430F149單片機構建井下救生艙的溫濕度檢測系統，整個系統可以較大范圍的監測救生艙內溫濕度，體積小、測量精度高和功耗低等，滿足井下救生艙的特殊要求。
參考文獻
[1]蔣正義，朱善安，韓東芳.基于MSP430和nRF401的無線自動抄表系統[J].集成電路應用，2004，11：74-77.
[2]孫繼平.煤礦安全生產監控與通信技術[J].煤炭學報， 2010，35（11：1925-1929.
[3]王建軍，陳光柱，夏曉東.煤礦井下救生艙體結構設計與分析[J].煤礦機械，2011，32（12）：13-15.
[4]楊景景，黃亮.數字式濕溫度傳感器SHT75的應用[J].常州工學院學報，2009，22（1）：31-33.
篇4
【關鍵詞】 桌面虛擬化 云終端 ARM IMX6Q
一、緒論
1.1 云終端概述
云終端是桌面云應用的終端硬件承載側，它運用自身的VDP技術，通過網絡訪問后端服務器主機，將服務器的音頻視頻流通過云終端的顯示端輸出并且利用鼠標鍵盤等設備進行交互，使得用戶看起來獨立擁有一套完整的操作系統硬件和軟件。服務器側具有強大的運算能力，一臺服務器一般可以虛擬出十幾個甚至上百個操作系統。
1.2 IMX6Q芯片簡介
IMX6Q系列芯片是Freescale 半導體公司最新推出的高性能低功耗CPU，該系列芯片包含S/D/Q等幾個不同型號，分別表示單/雙/四核芯片。芯片基于ARM CortexTM-A9架構，兼容DDR 3-1066M、LVDDR 3-1066M、LPDDR2-1066M（單通道或雙通道）等內存設備接口，被廣泛應用于：筆記本、手持設備、多媒體播放等視頻終端設備。
IMX6Q具備1.2GHz主頻，32KB L1，1MB L2（共享于所有CPU核心，雙核/四核），96K超大啟動ROM，內部特有的16K加密RAM，多達128個GPIO口，2D/3D圖形視頻加速處理器引擎，獨立的多媒體處理器引擎IPU，獨立的視頻處理器單元VPU，性能非常強大。
二、云終端的總體設計
2.1 云終端的總體結構
云終端作為桌面云應用的終端承載體，主要的功能就是接收服務器端通過網絡傳過來的音視頻流，本地不需要太強的運算能力。所以，CPU具有視頻流硬件解碼能力是非常重要的。而ARM類型的CPU，其本身的計算能力不強，功耗非常低，且一般都配有GPU單元，能夠輕易的對視頻流進行硬件解碼。
2.2 云終端的硬件技術
對于ARM架構的CPU，只要CPU的頻率在1GHz左右，并且具有GPU能力，就完全可以用來做云終端的主控CPU。論文中使用的硬件是基于IMX6Q進行開發的。IMX6Q開發板里包含了非常豐富的外設，根據云終端的需求，去掉開發板中多余的模塊。
2.3 云終端的軟件技術
由于各種云桌面協議客戶端的特性，Linux云終端至少需要有如下的要求：1、需要支持各種解碼庫，最好能在庫里實現硬件解碼功能。2、需要支持X11。3、需要有很好的視頻播放組件。
三、基于IMX6Q處理器構建云終端
3.1 硬件改進
針對DEMO板和云終端的一般結構，提出如下硬件改進方案：
1、IMX6Q具有兩個USB2.0接口。但是一般的云終端至少需要4個或以上的USB口，所以采用一個USB口外接4口USB HUB芯片來滿足。
2、IMX6Q支持兩路10M/100M/1000M以太網接口，支持MII/RMII/GMII/RGMII接口，于是采用RMII接口及PHY芯片RTL8201F完成。
3、云終端一般配合顯示器使用，所以要有一個VGA接口。所以，采用THS8200芯片將IMX6Q的一路HD視頻信號轉化為VGA信號來實現。其中，VGA信號接入時，采用IMX6Q的I2C來讀取外部顯示器的EDID信息。
4、電源按鍵設計，給單板供電的12V全部通過mos管來控制，mos管的柵極通過按鍵和CPU的IO口相與來控制，這樣，在上電后，按下按鍵后，mos管導通，單板供電，CPU工作后，第一時間通過IO口控制mos的柵極，已達到持續供電的目的。
3.2 軟件改進
IMX6Q的DEMO板已經帶了UBOOT、Linux內核和簡單的文件系統，基于這些已有的代碼，再結合2.4節的需求，需要移植一套X11圖形管理系統。
Ubuntu上軟件非常豐富，而且完全開源，出現問題后能夠充分的利用開源資源解決，非常適合做為云終端的承載OS。目前市面上的Linux云終端，也有很多都是利用的Ubuntu操作系統。
結論：本文首先分析了云K端的硬件架構與軟件架構，然后基于Freescale的IMX6Q處理器和DEMO板，從硬件、軟件兩方面進行改進，最終實現一個具備連接RDP與Citrix服務器功能的云終端。
參 考 文 獻
篇5
【關鍵詞】MP3；SOPC；Nios II；硬件實現
1.引言
MP3(MPEG Audio Layer3)是高品質的音頻壓縮標準，因其在音質，復雜度與壓縮比的完美折中，占據著廣闊的市場，目前在便攜式設備領域深受人們喜愛。而隨著消費電子的快速發展，MP3在各種場合的需求越來越多，同時針對MP3解碼器的設計也越來越多。其中主要有以下三種方式：①以專用MP3編解碼芯片為核心加上必要電路的VLSI實現；②DSP處理器加外部存儲器，數模轉換等器件實現；③以低速核心處理器（CPU/RISC）與其他硬件加速模塊的SOPC設計加上器件實現。而第三種實現方式相對于前兩種方式在功耗和性價比方面有著明顯的優勢，本文是基于SOPC技術來實現MP3解碼器的設計，其中MP3文件數據用SD卡來存放[1]。
2.MP3解碼流程分析
MP3解碼流程如圖1所示，解碼的主要過程包括同步提取碼流(以幀為單位)哈夫曼解碼，比例因子解碼，反量化，重排列，立體聲處理，混疊重建，IMDCT變換，子帶綜合濾波合成，最后輸出原始的PCM數據。
在解碼過程中，耗時比較多的主要是IMDCT和子帶綜合濾波這兩部分。在編譯后它們占據著相當多的硬件資源，功耗特高，所以在設計時針對這兩個計算量大的算法IMDCT，子帶綜合濾波器做了硬件加速處理，來提高整個系統的性能。在IMDCT算法中有長塊和短塊，計算時長塊輸入是18點而短塊輸入是6點，長短塊輸入的值都是非2的n次方，所以可以采用Szu Wei Lee快速算法，此算法對輸入點數越大的運算，其速度提升就越明顯。傳統的IMDCT算法，在計算長塊時需要的是36*18次乘法和36*17的加法，采用Szu Wei Lee算法后，長塊的計算只需要43次乘法和115次加法，程序的運算速度顯著提高了。在設計子帶綜合濾波時，直接計算則需要執行32*64次乘法和31*64次加法，兩聲道采樣率為44.1KHz，乘法運算量為（44100/32）*(64*32+512)*2=7056000次/秒，而系統時鐘一般都采用的是50MHz，單個周期內占著整個解碼時間的58.2%，嚴重影響了整個系統解碼的速率。所以可以根據余弦函數的對稱性，并結合Byeong Gi Lee快速DCT算法來進行改進，改進后子帶綜合濾波則只需要進行384次乘法和376次加法，大大提升了運算速度[2]。
3.系統的硬件設計
基于Nios II的嵌入式系統主要是由三部分組成：IP庫（NiosII軟核處理器，Avalon總線，設備接口等），GNUPro軟件編譯器，SOPC Builder開發工具。本文在硬件設計時使用Altera公司的Cyclone II FPGA芯片，型號為EP2C70F896C6，主要設備包括片外SDRAM存儲器、SD卡、音頻芯片WM8731、LCD等，其中FPGA芯片完成對各個硬件模塊和數據流的控制，片外存儲器存放程序數據和執行代碼，SD卡存放MP3文件，音頻芯片將PCM數據流轉換輸出，LCD顯示系統狀態，IP核的復用是SOPC設計的關鍵[3]。其硬件系統結構如圖2所示。
而FPGA內部邏輯設計是以Quartus II為開發環境，以Verilog語言編程實現音頻控制，SD卡的讀寫，液晶顯示驅動等功能模塊的設計。用SOPC Builder配置并產生NiosII軟核處理器以及必要的外設，然后在再通過編譯，下載到FPGA的配置芯片中，形成硬件邏輯電路的連接，最后驗證系統，從而實現MP3音頻文件的輸出。除了音頻模塊、SD卡控制模塊、LCD顯示驅動模塊外其他模塊都可以通過SOPC Builder來添加IP核構建。
至于MP3解碼算法中的子帶綜合濾波，IMDCT變換兩部分處理起來特耗時，針對這類耗時問題，可以采用軟硬件協同處理(軟件中耗時較多的部分進行硬件加速后，往往會比原先軟件處理時的速度快上好幾倍。)來提高整個系統運行的時間。通過這種設計方法，在綜合時可以確定系統軟件和硬件之間的相互制約關系，從而保證系統的確定性，高效性。
4.SOPC片上系統的實現
在FPGA中搭建SOPC系統時，需要用到如下圖3所示的軟核處理器和Avalon總線結構和外設接口等，其中，系統時鐘c0由外部晶振50MHz倍頻后得到的，c1為100MHz外設SDRAM時鐘，c2為音頻芯片提供的18.51MHz工作時鐘。timer用于系統內部時間的產生，time_stamp用于記錄指令的運行時間。片外SDRAM存儲芯片是作為程序存儲器及數據存儲器。本系統自定義了AUDIO模塊，該模塊主要用于與WM8731音頻芯片數字接口進行數據傳輸。
5.實現結果
本文是基于SOPC技術實現MP3解碼器的設計，其優勢在于系統功能改進的靈活性，即不改變硬件平臺的情況下，可以隨便的對系統進行增刪和優化，降低系統的成本，這是其他方案很難比擬的地方。而本設計是在在DE2-70開發板上實現的，硬件解碼系統采用Verilog HDL語言進行描述，經過RTL級仿真和驗證后，在Cyclone II EP2C70F896C6器件內資源占用率為8%，總的寄存器為3335個，系統頻率可達到72MHz，經過實際測試，本設計達到了預期的效果。但還存在著一些地方不夠完善和有待改進，這同時也是以后MP3播放器設計需要改進和研究的重點：
(1)本設計功能比較簡單，編譯后FPGA芯片資源占用的比較少，可進一步增加其它功能，如圖像顯示。
(2)如何改進更有效的算法，提高系統運行時間，降低功耗，以達到便攜式高性能、低功耗的要求，這是未來MP3設計研究的重點。
參考文獻
[1]毛麗萍.MP3音頻編解碼運算中IMDCT算法研究及其FPGA實現[D].[碩士學位論文].華東師范大學,2007.
篇6
【關鍵詞】高塔預警;傾斜角;低功耗;無線傳輸
引言
在電力設施建設過程中，高塔是重要的供電輔助設備;在移動通信網絡建設過程中，高塔是重要的移動通信輔助設備。由于一些自然現象，以及礦山的開采、工程質量、人為破壞等原因造成塔體傾斜，會導致電力傳輸的中斷和通信的中斷。高塔塔體的傾斜，有兩種情況，一種是由于氣象導致的臨時性傾斜，例如刮風造成的傾斜，風過后，可以恢復;另一種是永久傾斜，例如地基沉降造成的。而高塔傾斜的監測需要監測永久傾斜的情況，這就需要根據氣象參數區分永久傾斜和臨時傾斜。傳統的監測單純依靠巡檢人員攜帶經緯儀，水平儀進行對傾斜度測量、標定，對垂直度超標，通過長期不間斷的觀察，進行針對性調整。本文針對高塔傾斜安全方面監控，采用傳感器技術，對高塔傾斜度以及風速、風向進行數據采集、存儲，并通過無線將監測數據傳輸至監控電腦，及時提供不間斷的觀察數據，為后續的高塔預警系統提供依據。
1.系統的總體構架
該系統由數據采集終端和數據接收上位機兩部分組成。數據采集終端由高精度傾斜角、風速、風向和溫度傳感器、單片機、SD卡存儲模塊、無線傳輸模塊和太陽能供電模塊組成，用于實現傳感器數據的采集、存儲、傳輸。數據接收上位機軟件實現對數據的接收、顯示和對采集終端的遠程控制。
2.高塔傾斜監測系統的硬件設計
系統以STM32單片機為核心，傳感器實現對高塔的狀態參量的采集，SD卡實現對數據的存儲，WIFI模塊實現對數據的傳輸。
2.1 數據采集模塊
系統針對高塔安裝的行業標準，垂直度必須保證在0.1%的精度。在標準測試條件下，通過精度達到0.6″的高精度傾斜角校驗臺，進行線性度校準，可以使傾斜角傳感器在±30°全量程范圍內誤差小于0.003°。
風速傳感器輸出信號為脈沖，直接連入單片機。該傳感器分辨率為0.1m/s，產品功耗50mW。
風向傳感器輸出信號為電壓，通過ADC口連入單片機。該傳感器的準確度為±3度，產品功耗5.5mW。
單片機采用的是低功耗的stm32單片機，超低功耗可以保證太陽能供電系統在陰雨天氣的續航能力。
2.2 數據存儲模塊
高塔自動監測數據采集終端需要長期、連續、自動的記錄各種檢測數據。需要配備大容量、不揮發、高可靠的數據存儲介質，選用MMC/SD數據存儲卡。數據存儲格式為XML格式。
2.3 無線傳輸模塊
無線模塊支持串口通信，模塊與單片機串口連接。模塊內部有TCP/IP協議棧，單片機可以直接將數據轉換為TCP/IP數據包發送和接收TCP/IP數據包。
2.4 太陽能供電系統
系統采用太陽能供電。白天，太陽能板所輸出的電能存儲在蓄電池里，同時供給負載使用;當蓄電池電量達到規定限度時，停止對蓄電池充電。晚上和陰雨天，蓄電池里存儲的電能供給負載使用。
3.高塔傾斜監測系統的軟件設計
系統的軟件設計包括兩部分：基于KEIL軟件平臺的單片機控制程序編寫;基于C++語言的上位機軟件。
3.1 單片機控制程序
單片機主要采用C語言編寫，主程序流程是對系統時鐘、GPIO口、中斷的配置以及定時器、ADC、串行通訊模塊和文件操作系統的初始化;系統根據設定的時間間隔，將數據寫入XML文件，并存入SD卡，如果所采集的數據超過預設警戒線，則將此時的日期、時間寫入警報文件;根據上位機指令，進行時間校準、預警線設置、傾斜角清零。
3.2 上位機監測系統
上位機軟件采用C++語言開發，共有四個頁面。
數據采集：上位機與采集終端的連接與斷開;數據文件的接收;實時數據的監測與顯示;采集終端時間校準。
歷史數據：根據輸入日期，獲取該日期下的數據，同時數據列表中標示出報警數據。
報警數據：顯示歷史所有報警數據，可在數據列表中顯示當天的歷史數據。
設置：設置文件存儲路徑、預警線的設置、傾斜角傳感器清零。
4.結論與結束語
本項研究取得了如下成果：
（1）系統集成了傾斜角、風速、風向、溫度等氣象條件綜合參數，具備自動采集功能，采集間隔可設置，監測到超過預警值，可以加密采集;
（2）整個系統具有數據日常存儲與無線通訊獲取數據功能，可存儲至少10年的數據;
（3）系統采用xml格式進行存儲，使得數據可讀性提高，方便導入導出數據庫;
（4）上位機實現了數據接收、Wi-Fi工作狀態切換、采集終端時間校準、傾斜角清零、預警線設置。
本文進行了高塔的狀態監測與預警系統的設計，傳感器對高塔的狀態參量采集，sd卡存儲，利用無線網絡傳輸，通過上位機對數據進行解析，提高了效率，降低成本。隨著我國電力設施與網絡設備的不斷建設和發展，高塔監測將越來越精確、智能。同時，此系統在建筑業等其他方面也有很廣闊的市場。
參考文獻
[1]李軍.一種基于物聯網技術的移動通信鐵塔性能預警系統[J].移動通信，2010，34（15）：35-39.
[2]胡軼群，劉善福，徐俊臣等.MMC/SD存儲卡在海洋自動監測中的應用[J].海洋技術，2009，28（3）：30-32.
[3]嚴芳芳，光，索雪松等.農業大棚太陽能供電數據采集系統設計[J].農機化研究，2013（5）：103-106.
[4]周躍，沈捷，花魁等.基于SD卡的數據存儲系統設計[J].化工自動化及儀表，2012，39（1）：95-98.
[5]劉曉健，韓民曉，潘耀杰等.太陽能供電的野外輸電線路電源系統的研究[J].中國科技成果 ，2013（17）：55-56，59.
[6]孫方，顏國正，王文興等.MultiMediaCard及其與單片機接口[J].單片機與嵌入式系統應用，2004（6）：44-46.
[7]李楠，李建義，張紅亮等.基于STM32的環境監控終端的設計與實現[J].北華航天工業學院學報，2013，23（1）：15-18，21.
[8]周敬森，劉偉，陳厚桂等.物聯網在電力桿塔狀態監測中的應用[J].機電信息，2011（27）：195-196.
篇7
論文摘要:根據當今移動終端設備多功能、低功耗、易于移植的要求,分別從硬件和軟件系統 2 方面提出了一種基于三星μS3C2440 芯片的嵌入式多媒體娛樂控制器的解決方案,同時介紹了利用 CLinux 構造嵌入式系統的方法,并提出了基于MiniGUI開發多媒體娛樂軟件的基本方案。通過測試,系統能夠滿足用戶在文字、音視頻處理以及常用有線、無線數據交換等多方面的要求。
由于移動通信技術的高速發展,移動電話早已超出原有的進行語音通信的領域,正逐步成為手持娛樂終端的中心。手機用戶希望自己的手機在完成通信基本功能的同時還能作為 PDA、MP3 播放器、數碼相機、攝像機、視頻播放機等。因此,設計出多功能、低功耗的多媒體終端至關重要。ARM+Linux系統具有低功耗、易移植、便于定制的特點,所以我們采用其作為系統設計的理想平臺。
系統設計
本方案由硬件系統和軟件系統2 部分構成,其中硬件系統采用三星的具有 ARM920T 核的 16/32 位多功能、低功耗的嵌入式處理器 S3C2440。S3C2440 是韓國三星公司推出的一款高檔的,可用于手持設備、智能家電等便攜產品開發的嵌入式微處理器,其主頻處理速度達到400 MHz,完全可以滿足音頻和視頻的處理要求。其主控制芯片及豐富的接口電路可用于創建連接各類設備的集成化驅動程
序和協議堆棧,如讀寫 USB 的接口、MMC/ CF 多媒體卡接口、AC97 音頻接口、無線網絡接口、IrDA 紅外接口等,給用戶提供了多種與其他系統進行信息交互的功能,可以自由地實現文字、聲音和圖像資料的交換。軟件系統包括μCLinux操作系統、圖形用戶接口 GUI,方便用戶根據自身的需要,開發相應的多媒體應用程序。uCLinux 操作系統高效穩定,提供了完成嵌入功能的基本地內核,能夠處理嵌入式任務和用戶界面,更由于其開發源碼、定制方便以及易于移植,并不需要 MMU 的支持,可廣泛地用于各種嵌入式系統中。
1 硬件系統
硬件系統S3C2440構成核心電路系統,該芯片采用RISC結構,除具有一般嵌入式芯片所具有的總線,SDRAM控制器以外,還具有豐富的擴展功能接口,內部集成了TFT/ STN LCD和觸摸屏控制器、 USB Slave ,USB Host , Ir2DA紅外接口、 SD & MMC存儲卡接口、 AC97數字音頻接口等大量的功能模塊。同時,通過外擴的PCI總線,使得系統具有很強的擴展和升級能力,提供了極其豐富的人機交互接口。該芯片采用1. 2 V的工作電壓,功耗很低,能夠滿足消費類電子電源對功耗的要求。同時,電源管理模塊能夠提供系統多種電壓供電,包括芯片內核電壓采用1. 8 V供電,芯片的I/ O部分采用3. 3 V供電,而片外的一些常規集成電路又采用5 V供電。智能電源管理模塊很好地解決了對系統各個部分供電要求的不同,降低了功耗,減少了不同電源之間的干擾噪聲,提高了系統的集成度。由于S3C2440芯片內部沒有實現PCI總線,為了使系統具有更強的擴展和升級能力,通過的PCI總線控制器芯片實現系統總線的擴展。該芯片支持PCI2. 1協議規范,在33 MHz的總線時鐘頻率下,其峰值傳輸速度可達133 MB/ s ,完全可以滿足數據傳輸的要求。通過PCI總線實現藍牙接口和無線網絡接口,滿足用戶遠距離數據傳輸和無線網絡的要求。同時,系統可以連接2.5英寸或者1. 8英寸的小型硬盤,實現用戶信息的移動存儲,用戶可以根據需要擴大存儲容量。由于在系統中采用了PCI總線控制器,擴展出了PCI總線,使得系統在某種意義上相當于一臺小型PC機,用戶可以很方便地進行硬件系統的擴展和升級。為了滿足有些場合的人機交互,不同于一般的PC機系統,要求快捷、 方便的操作要求,我們采用6. 4英寸高亮度彩色TFT LCD觸摸屏,用戶與上層多媒體處理軟件的交互直接通過觸摸屏方式實現,提供了良好的人機接口。
圖1為系統的硬件結構框圖。
SHAPE \* MERGEFORMAT
嵌入式多媒體控制器硬件結構框圖
2、軟件部分
軟件系統由μCLinux 操作系統、 嵌入式圖形用戶界面支持系統 MiniGUI構成。 μCLinux操作系統包括引導裝載程序、 嵌入式Linux 內核、 必要的設備驅動程序、 文件系統J FFS2 等,具有高度模塊化、 易于定制、 可移植性好等優點。引導裝載程序Boot Loader 是系統加電后運行的第一段軟件代碼。通過這段小程序,可以初始化硬件設備、 建立內存空間的映射圖,從而將系統的軟硬件環境帶到一個合適的狀態,以便為最終調用操作系統內核準備好正確的環境。每種不同的 CPU 體系結構都有不同的 Boot Loader ,Boot Loader 是嚴重依賴于硬件而實現的。本系統采用基于ARM920T核的Boot Loader ,且根據系統硬件設備的實際配置修改了Boot Loader 的源程序,使他能夠運行到我們的系統上。所設計的系統提供了最大128 M可選的 SDRAM和最大128 M可選的 FLASH存儲器,系統運行小型的,經過裁剪的Linux 微內核。微內核由內存管理、 進程管理和事務處理構成,包括了所有核心的操作系統功能在內。μCLinux 操作系統本身的微內核體系結構相當簡單,系統要求的網絡協議和文件系統以模塊形式置于微內核的上層,驅動程序和其他部件可在運行時作為可加載模塊編譯或是添加到內核,這為構造定制的可嵌入系統提供了高度模塊化的構件方法。用戶可以結合定制的驅動程序和應用程序來實現自己的附加功能,大大減小了內核的體積,便于維護和移植。其中,采用J FFS2 日志閃存文件系統管理非易失性存儲中的結構化文件數據,J FFS2 是專門為像閃存芯片那樣的嵌入式設備創建的,所以他的整個設計提供了更好的閃存管理,為掉電或系統崩潰等突發事件提供了很好的數據保護機制。
MiniGUI 是一種面向嵌入式系統或實時系統的圖形用戶界面支持系統,是遵循
L GPL 條款的純自由軟件,提供了完備的多窗口機制,多字符集和多字體支持,BMP , GIF ,J PEG,PCX,TGA 等常見圖像文件的支持等。他是建立在比較成熟的圖形引擎之上的,比如 SVGALib 和 LibGGI ,系統開發的重點在于窗口系統、 圖形接口之上,MiniGUI提供了大量的圖形應用編程接口,包含全部功能的庫文件大小僅為 300 k左右,特別適合用在嵌入式系統上開發控制臺圖形用戶界面的應用程序。同時,由于圖形抽象層( GAL)和輸入抽象層( IAL)概念的引入,將底層圖形硬件和上層的圖形操作和輸入處理分離開來,大大提高了 MiniGUI 的可移植性。利用 GAL 和 IAL ,MiniGUI可以在許多圖形引擎上運行,可以很方便地移植到基于ARM920T核的S3C2440系統上。
3 、多媒體娛樂應用軟件的方案設計
基于 MiniGUI的嵌入式娛樂系統軟件,應該最大限度滿足視聽娛樂的要求。能提供視頻播放、 音頻播放等多媒體處理軟件,個人信息管理軟件及無線網絡服務。其中,音頻應能支持 MP3 ,WMA , WAV 等格式,視頻支持 AVI(XviD &DivX4. 0 &5. 0)格式。個人信息管理程序提供備忘錄、 記事本、 名片夾等多種功能。無線網絡服務提供全功能的 Web 瀏覽器。用戶通過觸摸屏與應用軟件進行交互,提供了友好的人機界面。
圖2 基于 MiniGUI的多媒體處理軟件架構
SHAPE \* MERGEFORMAT
基于 MiniGUI的多媒體處理軟件架構該系統中的所有應用程序都以J FFS2 進程的形式執行,MiniGUI提供應用程序管理功能。所有的應用程序都運行在同一個地址空間,這樣大大提高了程序之間的通訊效率。當應用程序之間需要通訊時,可以通過 MiniGUI 提供的 request/ response 接口實現。我們使用消息驅動作為應用程序的創建構架,觸摸屏的按擊由 MiniGUI支持系統,窗口管理器收集,將其以事先約定的格式翻譯為特定消息,每一個多媒體處理應用程序都包含有自己的消息隊列,支持系統將消息發送到應用程序的消息隊列中,應用程序建立一個消息循環,在這個循環中讀取消息,應用程序同時提供一個處理消息的標準函數,在消息循環中,系統調用此函數,在此函數中處理相應的消息,完成用戶的請求。
篇8
論文摘要：可編程外圍器件PSD應用于單片機系統后，簡化了單片機外圍電路的設計，增加了系統的可靠性；利用PSD與單片機組成的系統，通過計算機串口對FPGA進行實時在線編程、仿真和配置。
隨著單片機的廣泛應用，其性能不斷提高，集成度也日益提高。然而，傳統的單片機系統設計需要眾多分離器件（如地址鎖存器、譯碼器、RAM、EPROM、PLD等），使得系統復雜、可靠性低，并且調試繁瑣、效率較低。可編程門陣列（FPGA）需要外置存儲器，且配置存儲器多為OTP型，價格較高；加之，利用FPGA的JTAG口配置FPGA距離有限，調試不甚方便。
本文主要介紹一種基于閃爍存儲器的在線可編程微處理器外圍器件PSD813F2組成的單片機系統，同時利用該系統配置FPGA。即通過計算機串口將FPGA（本文以Altera公司10K系列為例）設計在線下載到單片機系統，由PSD813F2配置FPGA，實現IAP（In Application Programming）的功能。
1 PSD813F2性能特點
PSD813F2是PSD（Programmable System Devices）家庭的新成員，是基于閃爍存儲器的在線可編程外圍器件。它將單片機系統所需的外圍器件集成在一起，并能與單片機進行無縫連接，因而簡化了調度，提高了可靠性；同時，它與當前流行的眾多單片機有極簡單的接口，便于實現簡單、靈活的嵌入式設計；它還集成了優化的“微控制器宏單元”邏輯結構，使得系統地址/數據總線可以與內部寄存器直接互連，簡化了控制總線的設計。此外，PSD813F2還具有以下一些特性：
①內部數據總線為8位，可方便地與各類8位單片機直接相連。如要與16位單片機相連，需用2片PSD813F2構成16位的多路復用接口，并且地址必須循環移位，以保證MCU工作時能同時正確接收不同PSD813F2 ROM中的信息。
②內部包含1Mbit的大容量Flash ROM，這分為8個大小相同的塊（如128K×8bit或64K×8bit），由用戶規定的地址訪問；另外還有256K的Flash OPT ROM及16KB的SRAM，其中SRAM可配置為2K×8bit或16K×1bit。
③內存（Flash ROM）或Flash OPT ROM可同時編程，即在執行來自一個存儲器的代碼時可同時對另一個存儲器編程。
④帶有16個輸出宏單元和24個輸入宏單元，能方便實現多種邏輯組合功能，包括內外的狀態信號產生、地址譯碼等。
⑤帶有27個可重建的I/O端口，可以用作不同的I/O端口，如單片機的I/O、PLD的I/O；最多可提供19個外部片選信號，其中16個I/O可配置為漏極輸出。
⑥具有可編程電源管理功能（PMU），加之低功耗的CMOS技術，使得其工作時功耗很低；另外還具有自動檢測控制器工作的功能，使之在不工作時將PSD轉入低功耗狀態。
由于PSD813F2具有以下特性，因而能方便實現I/O重建、擴展，并具有通過編程改變設計的靈活性，方便與各類不同單片機實現無縫連接。其內部框圖如圖1所示。
2 系統設計
整個設計是利用計算機將FPGA的相關設計經單片機傳送存儲器，由單片機配置PSD813F2，再由PSD813F2配置FPGA，實現IAP的功能，特別適于較遠距離在線編程、仿真。另外，利用計算機的串行口可以與單片機進行較長距離的通信。
此外，由于PSD813F2片內有編程邏輯宏單元（CPLD），所以在MCU與PSD813F2之間不需要地址鎖存器及外部程序存儲器；并且PSD與LCD、FPGA的接口地直接用其PA、PB口連接，只需在軟件設計和MCU程序中相應設計為I/O模式或地址鎖存模式。
另外，FPGA的使用中通常需要時鐘信號，并可能需用好幾路同的時鐘信號。在系統中采用ICS公司的ISC501倍頻芯片，可實現2×～8×共8種倍頻方式，最高可實現160MHz時鐘；加之使用內部分頻，可以滿足多數設計需要。
3 MCU與PSD813F接口設計
PSD813F2具有大容量Flash ROM、16個輸出宏單元和24個輸入宏單元，因而在與單片機組成系統時很少需要外圍分立器件，多數通過PSD813F2中的宏單元邏輯組合產生與單片機連接的地址總線、數據總線、控制總線；同時，通過內部的邏輯譯碼產生對3塊獨立存儲區片選信號。另外，單片機與PSD813F2D內部宏單元的D觸發器直通，使得設計計數器、外圍邏輯控制極為方便。
PSD813F2內部包含3塊并行、相互獨立的存儲器區，獨立或并行的單片機在任何時候都可以從一塊存儲器執行擦寫另一塊存儲器的操作。這使得單片機能夠在執行程序期間，通過改變PSD內控制器的內容，而動態改變程序和數據空間的地址范圍；同時，系統也能對邏輯資源、擴展輸入和輸出端口進行編程，使系統具有實時ISP的能力。
4 PSD813F2與FPGA接口設計
PSD813F2可以配置Altera或Xilinx的FPGA（本文以Altera的為例）。Altera公司的EPF10K10/20是其萬門級FPGA的代表，原來需要外置存儲器，且配置存儲器EPC1441是OTP型，價格較高；而PSD813F2具有很好的在線編程功能，并且擦寫次數10萬次，同時，1片PSD813F2可以配置10片EPF10K10，因而其具有良好的性價比。
用PSD813F2配置Altera公司的EPF10K系列FPGA，主要有以下信號：
DCLK——輸入移位時鐘；
DATA——數據；
nSTATUS——狀態信號；
CONF_DONE——配置是否成功信號；
nCONFIG——開始配置信號。
轉貼于
在實際配置電路中采用FPGA的被動串行方式，因而EPF10K系列FPGA的MSE0、MSE1均接地；同時nSTATUS、CONF_DONE、nCONFIG均需通過上拉電阻接電源。配置接口的信號線只需由PSD813F2的PA或PB口配置即可，如圖3所示。
5 軟件設計
PSD813F2編程是在硬件基礎上，利用專用開發軟件PSDsoft進行系統開發的；而PSDsoft是一套在Windows環境下運行的軟件工具，運用可視化界面進行編程，具有人機交互功能，其一般開發流程如圖4所示。
然而對于單片機系統，更熟悉的是采用C51或匯編進行編程。利用單片機對PSD813F2進行配置時，所使用的C51程序中最主要的是對PSD813F2進行初始化的子程序：
void InitPSD813F2(void){ ；初始化程序
//PA0 LCD_R/W ；定義PA0為LCD讀寫
//PA1 LCD_RS ;定義PA1為LCD復位
//PA2 FPGA_DCLK ；定義PA2為FPGA時鐘
PSDPACtrlReg=0x03 ；//設定PA口的讀寫模式
PSDPADir=0xff;
PSDPADri=0x00;
//PB0 FPGA-CON_DONE
//PB1 FPGA-nSTATUS
//PB2 FPGA-DATA
//PB3 FPGA-nCONFIG
//PB4 LCD-CS_LCD
PSDPBCtrlReg=0x00 ；//設定PB為MCU的讀寫
PSDPBDir=0x0fc ；//設定PB讀寫模式
PSDPBDri=0x00；
}
完整的PSD源程序請見網絡補充版（dpj.com.cn）。
篇9
論文摘要:本文首先介紹無線傳感器網絡的基本概念，對無線傳感器網絡應用于深空探測所必須解決的一些關鍵技術做出較詳細的分析，并從理論上給出了能量問題的解決方案。
0概述
無線傳感器網絡是當前在國際上備受關注的、涉及多學科高度交叉、知識高度集成的前沿熱點研究領域，它綜合了傳感器技術、嵌人式計算技術、現代網絡及無線通信技術、分布式信息處理技術等，能夠通過各類集成化的微型傳感器協作實時監測感知和采集各種環境或監測對象的信息，這些信息盈過無線方式被發送，并以自組織多跳的網絡方式傳送到處理終端，從而實現物理世界、計算世界以及人類社會三元世界的連通. mems支持下的微小傳感器技術和節點間的無線通信能力為無線傳感器網絡賦予了廣闊的應用前景，在深空探測方面，無線傳感器網絡有著得天獨厚的技術優勢。借助于航天器布撒的無線傳感器網絡節點實現對星球表明長時間的監測，應該是一種經濟可行的方案。nasa的jpl ( jetpropulsion laboratory)實驗室研制的sensorwebs’ 就是為將來的火星探測進行技術準備的，已在佛羅里達宇航中心周圍的環境監測項目中進行測試和完善。本文首先介紹無線傳感器網絡的基本概念，然后對無線傳感器網絡應用于深空探測所必須解決的一些關鍵技術做出較詳細的分析，并從理論上給出了能量問題的解決方案。
1無線傳感器網絡的基本概念
圖1所示為一個典型的傳感器網絡的系統結構，包括分布式傳感器節點(群)、接收發送器、無線網絡和遠程控制管理中心等。其中，傳感器網絡節點的基本組成包括如下4個基本單元:傳感單元(由傳感器和模數轉換功能模塊組成)、處理單元(包括cpu，存儲器、嵌入式操作系統等)、通信單元(由無線通信模塊組成)以及電源。此外，可以選擇的其他功能單元包括:定位系統、移動系統以及電源自供電系統等。在傳感器網絡中，節點可以通過飛機布撒或人工布置等方式，大量部署在被感知對象內部或者附近。這些節點通過自組織方式構成無線網絡，以協作的方式實時感知、采集和處理網絡覆蓋區域中的信息，并通過多跳網絡將數據經由sink節點(接收發送器)鏈路將整個區域內的信息傳送到遠程控制管理中心。反之，遠程管理中心也可以對網絡節點進行實時控制和操縱。
傳感器網絡節點為一個微型化的嵌人式系統，構成了無線傳感器網絡的基礎層支持平臺。目前國內外已經出現了許多種網絡節點的設計，它們在實現原理上是相似的，只是分別采用了不同的微處理器或者不同的通信或協議方式，比如采用自定義協議、802. 11協議、zigbee協議、藍牙協議以及uwb通信方式等。典型的節點包括berkeley motes，sensoria wins，berkeley pico-nodes， mit uamps，smartmesh dust mote，intelimote以及intel xscale nodes, ictcas/hkust的buds等。
2無線傳感器網絡應用于深空探測的一些關鍵技術
2.1物理層
物理層的研究主要涉及無線傳感器網絡采用的傳輸媒體、頻段選擇以及調制方式。目前，采用的傳輸媒體主要有:無線電、紅外線、光波等。
無線電傳輸是目前無線傳感器網絡采用的主流傳輸方式，需要解決的問題有:頻段選擇、節能的編碼方式、調制算法設計等。在頻段選擇方面，ism頻段由于具有無需注冊、具有大范圍的可選頻段、沒有特定的標準、可以靈活使用的優點，被人們普遍采用。與無線電傳輸相比，紅外線、光波傳輸則具有不需要復雜的調制解調機制，接收器電路簡單，單位數據傳輸功耗小等優點。但由于不能穿透非透明物體，只能在一些特殊的系統中使用。
外層空間是一個非常惡劣的環境，由于沒有地球大氣層和臭氧層的保護，空間溫差變化很大，各種輻射強烈，大大小小的流星橫行，用于深空探測的無線傳感器網絡必須能夠在惡劣環境(振動、加速度、高真空、低溫、粒子輻射等)下工作。因此用于深空探測的無線傳感器網絡物理層一個極其重要的研究方向是:研究抗強電磁干擾、抗大沖擊、高過載、能夠適應極高、極低的溫度環境的無線傳感器網絡電路設計方法。
2. 2傳輸層
現階段對傳輸控制的研究主要集中于錯誤恢復機制。參考文獻分析了端到端錯誤恢復機制在無線多跳網絡中的性能。仿真表明，隨著無線信道質量的下降(信道錯誤率從i%上升到50%),端到端錯誤恢復機制的性能下降很快(發送成功率從90%下降到接近0)。
目前，用于深空探測的無線傳感器網絡傳輸層的研究迫切需要解決的間題有:如何在深空振動、加速度、高真空、低溫、粒子輻射等惡劣環境下，在拓撲結構、信道質量動態變化的條件下，為上層應用提供節能、可靠、實時性高的數據傳輸服務。
2. 3能量問題
能源問題是無線傳感器網絡面臨的最大挑戰，傳感器節點的小尺寸限制了其攜帶的能量，進而限制了網絡的使用壽命。用于深空探測的無線傳感器節點處于無法接近的場所，導致無法頻繁的更換節點的電源。
深空環境下能源問題的解決有以下兩個研究方向:
第一個方向是采用再生能源為節點供電。但是節點所處的環境對再生能源的獲取有很大的影響，必須根據不同的環境設計不同的獲取再生能源的方法。
①對于圍繞恒星運轉，無陰陽面之分的星球和如月球等有陰陽面之分的星球的陽面，可以考慮利用太陽能電池和溫差效益發動機來為節點提供能量。
②對于布散在有陰陽面之分的星球陰面的節點，由于不能接受到恒星的能量、常年溫度很低，前面所說的太陽能源和溫差效益在這種情況下無法利用，可以考慮如圖2的一種獲取能量的方法:
如示意圖2所示，布散在陰面的節點，可以利用人造行星反射恒星能量，然后利用太陽能源來獲得節點的供電。
另外一個方向是從系統的角度采用采取節能措施，可以從以下兩方面考慮:
①考慮到深空環境的溫差變化很大，最低溫度可能接近絕對零度。在這種情況下，可以考慮利用半導體材料的超導現象，節約能量。
②采用低功耗的能源高效器件、節能措施，從物理層面上延長節點使用壽命。低功耗與能源高效的區別是:低功耗用于度量每種時鐘器件所消耗的功率，能源高效則用于度量執行每條指令器件所消耗的功率。
從系統角度出發節省功耗，需要實現的關鍵技術有:
(1)動態功率管理(dynamic power manage-ment，簡稱dpm)。
在多數傳感器網絡的應用中，監測事件具有很強的偶然性，節點上所有的工作單元沒有必要時刻保持正常工作狀態，處于休眠狀態，甚至完全關閉，必要時加以喚醒是一種有效的系統節能方案。
(2)動態電壓調度
在文獻中，有c. lm等人提出的動態電壓調度策略的主要原理是基于負載狀態動態調節供電電壓來減少系統功耗，并被應用到pda之類的個人移動設備上。在文獻中，提出了如圖3所示的功率控制原理圖。節點上的嵌人式操作系統負責調度來自不同任務隊列的請求接受任務，并實時監控處理器的利用率和任務隊列的長度，負載觀測器依據這兩參數的序列計算負載的標稱值w，直流/直流變換器參照該值輸出幅度為a的電壓，支持處理器的正常工作。這構成了一個典型的閉環反饋系統。控制理論中成熟的方法可以為該系統各個模塊的設計提供有力的支持。
2. 4其他關鍵技術
除了以上問題外，還有許多關鍵技術必須注意，主要集中在網絡拓撲協議和應用相關的共性技術上。文章由于篇幅的限制，在此不做詳細的說明。
3結論
篇10
【關鍵詞】傾斜度傳感器；全景圖；GPS模塊；自動生成定位
0 引言
全景圖是一種能360°覆蓋周邊場景的大視角的圖像。由于全景圖具有立體的、多角度，實用性強，更具真實感，制作較為方便等特點[1]，被廣泛應用于航空衛星、醫學圖像處理、考古研究等方面，例如對歷史保護建筑的還原，需要建立整個建筑體系的模型，這時便可運用全景圖技術完成建模[2，3]。同時與基于幾何建模的3D技術構建三維場景進行的復雜的建模和渲染以及大量的計算相比[4]，全景圖更易制作，比普通地圖更加直觀，制作的成品也更為美觀，全景圖在生活中也被廣泛應用，能方便地記錄查找某個地方及其周邊情況，也可以用來制作某個地區的全景地圖。
目前生成全景圖的方法大概分為用特殊的相機或者圖像拼接：利用專業的全景相機或者折反射系統一次性得到所需的全景信息，但是這樣整套的系統價格昂貴，操作復雜且不易攜帶[5]；利用普通數碼產品拍攝一組相鄰圖像間有重疊的圖像序列，然后使用全景拼接軟件將所有的離散圖拼接為一副廣角圖，但拍攝過程中很容易因為地面不平、手持相機不穩等因素導致一組圖片在角度等方面出現問題，使全景拼接困難，生成效果較差。人們需要一種方便攜帶易于操作生成效果又好全景圖生成裝置。
針對以上問題，本文所介紹的全景圖生成裝置具有以下特點：
（1）采用背包式，將較重的電源、嵌入式微處理器和存儲器放在背包里，便于攜帶；
（2）前后左右上5個廣角鏡頭同時拍下照片，能讓四周的畫面不存在死角，方便微處理器運用現有的全景圖生成技術后續拼接的處理；
（3）能通過顯示屏實時觀測傾斜傳感器檢測到的傾斜角度，通過調整拍攝桿到水平位置，使拍出的照片處于最好狀態，方便拼合；
（4）由于添加了全球定位系統GPS導航模塊，能夠定位獲取拍攝地的經緯度，這樣對于做大型的全景圖更具有幫助。
1 全景圖生成裝置系統結構設計
便攜式全景圖生成裝置包括支桿、背包、全景圖生成模塊，其中，如圖1所示，全景圖生成模塊由控制器、傾斜度傳感器、LCD顯示屏、GPS模塊、拍攝按鈕、開關按鈕、存儲器、嵌入式微處理器、電源、攝像頭組成。
嵌入式微處理器：采用X31系列微型工控機，CPU采用酷睿i5，高速運行；6路USB接口高速傳輸，存儲器接入更為方便，圖片生成速度更加流暢；全鋁合金，高效散熱。節能低功耗使用時間較長。對整個系統的控制，實現圖片的接收、拼接合成，用于采集攝像頭圖像，在軟件的配合下生成全景圖實現全景圖的生成。
控制器：選用低壓電、超低功耗的MSP430f149單片機。該單片機具有高效的查表處理方法及較高的處理速度，在8MHZ晶振工作時，指令速度可達8MIPS。較豐富的模塊更加方便與其他傳感器等協調使用，實現對整個拍攝過程的控制，采集GPS數據，傾斜度傳感器數據，響應開關按鈕，拍攝按鈕。
傾斜度傳感器：采用MPU-6050模塊，可準確追蹤快速與慢速動作，用于檢測支桿傾角度。該模塊相當于三軸陀螺儀和三軸加速器的整合，三軸陀螺儀檢測三軸的角速度，三軸加速度傳感器檢測三個軸向運動的加速度，通過讀取傳感器測量的數據然后通過串口輸出。模塊內部配合卡爾曼濾波算法，能將姿態測量精確到0.01度，穩定性極高。
GPS模塊：采用全球定位系統 GPS導航模塊，可以實時獲取拍攝地點的經緯度數據，保證在任意時刻任意一點采集到該觀測點的經緯度和高度。
存儲器：主要用于存儲拍攝的全景圖文件，存儲嵌入式微處理器處理得到的完整的全景圖，采用固態硬盤，具有較高的穩定性。
攝像頭：本裝置配有5個120°廣角攝像頭，分別分布在拍攝桿上方的前后左右以及上方。一次性全方位采集5幅畫面，這樣使拍攝點的四周不存在死角，也便于圖片拼接生成全景圖。
LCD顯示屏：用于顯示各種系統狀態，包括 GPS系統采集到的經緯度數值，傾斜度傳感器檢測到的角度值。在顯示屏顯示參數之后，然后根據顯示屏上的參數對拍攝裝置進行調整。該LCD顯示屏只有在按動開關按鈕時，才被會開啟。
拍攝按鈕：本裝置采用微動開關作為拍攝按鈕，當LCD顯示屏顯示的角度數值符合要求的時候，按動拍攝按鈕可以采集并生成全景圖。
開關按鈕：當長時間按動時，關閉和啟動系統；短時按動時，只關閉和打開LCD顯示器并且能休眠和換醒控制器。
電源：采用大容量鋰電池，是可充電電源，能夠反復使用，直接與嵌入式未處理相連接，為裝置提供電能。
2 全景圖生成裝置硬件結構設計
3 系統軟件設計
系統軟件主要是包括角度平衡檢測環節、拍攝環節和圖片合成環節，整個軟件控制流程圖如圖3所示。
操作過程：檢查拍攝桿與微處理器兩處的線插頭是否正確連接，再將嵌入式微處理器處線插頭的每條連接線插入微處理器上的串口和USB接口，并將電源和嵌入式微處理器與相連，為整個裝置通電；
通電確定無誤后，長按開關按鈕，啟動系統，LCD顯示屏顯示啟動、控制器被喚醒；啟動過程中檢測并顯示攝像頭，GPS模塊，傾斜度傳感器，嵌入式微處理器軟件的狀態；傾斜度傳感器檢測到攝像頭的傾斜角度、GPS系統采集到經緯度值并顯示到LCD顯示屏上。
顯示屏有數顯示時，持有者根據在LCD顯示屏上顯示支桿的傾斜角度，用手調節支桿，當顯示的數值表示水平時，按下拍攝按鈕，即生成一幅全景圖。需注意持有者拍攝照片時應當觀察四周光線，盡量使5個攝像頭拍到圖在同一曝光度下，這樣生成的全景圖會更為美觀。當更換拍攝地點時，持有者不需關閉系統，只需短按開關按鈕，關閉LCD顯示屏，休眠控制器；換到新拍攝地點時，再短按開關按鈕打開LCD顯示屏和控制器。如果持有者長時不使用時，可長按開關按鈕關閉系統，下次需要長按才能重啟系統。
4 結語
隨著全景技術在各大領域的發展，為提高拍攝得到的照片的精度和加快制作速度，同時隨著全景圖更多被了解，人們已經不滿足于二維地圖和普通的3D地圖，我們需要能拍攝沒有任何角度偏差、能自動添加定位的全景圖裝置。本文設計的全景圖生成裝置是一種便于攜帶，改進了拍攝過程，也方便后續的圖片拼接，能讓全景圖更為美觀。同時能獲取拍攝地點的經緯度值，也使全景圖更為直觀。
【參考文獻】
[1]田軍，孫梅，王萍. 全景圖生成技術研究[J].科技視界，2014（11）.
[2]金淼，易愛華，朱家文，謝永健.歷史保護建筑的三維全景展示研究[J].土木建筑工程信息技術，2013（2）.
[3]梁弼，肖麗利，薛文.古建筑文物三維全景展示的設計與實現[J].微型機與應用，2014（16）.